[发明专利]数字阵列时延测量方法

说明书

本发明公开的一种数字阵列时延测量方法，涉及测控、通信时延测量领域相控阵天线子阵时延测量。本发明通过下述技术方案实现：由时钟源产生的参考时钟送入时频系统，产生多路采样时钟和同步信号，分别分发到数字阵列系统不同子阵的延时测量模，子阵间同步触发时刻通过延时测量模块进行相位关系检测，得到各个通道输出信号；延时测量模将需要时延测量点的参考信号和每个子阵采集激励通道两级时钟，分发采样后产生的同步信号送入时钟同步系统FPGA，对多个通道间的相对时延进行测量，将参考信号与不同延迟时间做差频处理，差频后将测得的频域位置与延迟时间有关的单频信号进行时延运算，得到待测通道与参考通道间的相对时延值，计算出延迟时间。

技术领域

本发明涉及测控、通信等时延测量领域，特别基于相控阵天线子阵时延的数字阵列宽带波束形成涉及数字阵列信号同步采集。

背景技术

随着技术的发展，全数字阵列天线因其能够形成收发多波束而应用越来越广泛。准确快速地测量相控阵天线各个通道之间相对时延并加以校正，是全数字阵列能否正常工作的关键技术之一。相控阵天线中的传输延迟，包括门延迟和线延迟，一直是限制数字系统时钟频率提高的关键因素。任何一个细小的制造缺陷都可能引入不正确的延时，导致电路无法在给定的工作频率下正常工作。延迟过长的门或者线是时延故障的根源。时延故障的存在将导致在某些输入下，电路的一个或多个原始输出在给定的时间限制内得不到正确的响应。一个完全的时延测试要求能够检验被测电路中任何通路的传输延迟是否超过工作时钟周期。这里的通路是组合电路中的物理通路，即从电路的原始输入或触发器的输出端到电路的原始输出或触发器的输入端之间的由引线和门组成的交替序列。由于上升跳变信号和下降跳变信号在电路元件中的传播延迟是不一样的，每条物理通路又对应于两条逻辑通路。对于任一条逻辑通路，如果它的信号传播时延超过了工作时钟周期，则该逻辑通路存在通路时延故障（pathdelayfault）。在时延测试中，通路通常指逻辑通路，通路时延故障的测试又称为通路的测试。采用什么样的测试生成约束来敏化（sensitize）通路，即使信号能够沿着被测通路从组合电路输入传播到输出，是通路时延测试生成的关键问题。相控阵天线工作时，波控机通过预先设定的指令代码控制连接阵元或子阵的移相器，使移相器按规定的指令实施相移，阵列孔径在瞬间形成新的相位波前，从而实现波束无惯性扫描和形状的改变。波束特定形状和指向的获得是相控阵天线通过波控机和馈电网络使阵元的激励复电流受控的结果。信号频率发生相对变化时，会引起天线波束指向的偏移，这个波束指向发生偏移就是所谓的“孔径效应”。工程实践上将会遇到诸多不利因素的阵列孔径效应。为了抑制阵列孔径效应，相应的延时后再通过加法器，得到各个通道输出信需要采用时延法来进行宽带信号波束形成。时延测量技术可分为模拟和数字两大类，由于测量精度和转换时间等要求，数字测量方法已逐渐取代了模拟方法。数字时延测量方法有游标法、抽头延迟线法、差分延迟线法等，为了获得高测量精度，还可进行插值处理、非线性校正，引入DLL法或PLL法等。上述方法不但复杂(一般需专门芯片或设备)，而且从原理上也不适合多通道大时带积uM脉冲信号的时延测量。目前广泛的应用于测控、通信等领域采用的模拟相控阵天线是通过对天线单元的相位补偿抵消同一信号到达各个不同阵元而的时间差,使天线阵合成后的输出信号相互叠加，达到输出信噪比最优。但是这种传统的模拟相控阵天线只能形成一个扫描波束，在多目标通信，多目标实时跟踪等应用领域有一定局限性，