[发明专利]双核CPU实时操作系统数据处理方法有效
| 申请号： | 202011044892.7 | 申请日： | 2020-09-28 |
| 公开（公告）号： | CN112199173B | 公开（公告）日： | 2023-02-28 |
| 发明（设计）人： | 邵永杰;方科;唐洪军;谢玲 | 申请（专利权）人： | 西南电子技术研究所(中国电子科技集团公司第十研究所) |
| 主分类号： | G06F9/48 | 分类号： | G06F9/48;G06F9/50;G06F9/54;G06F15/177 |
| 代理公司： | 成都九鼎天元知识产权代理有限公司 51214 | 代理人： | 刘小彬 |
| 地址： | 610036 四川*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 双核 cpu 实时 操作系统 数据处理 方法 | ||
1.一种双核CPU实时操作系统数据处理方法，具有如下特征：采用处理信号处理板卡将现场可编程门阵列FPGA逻辑产生的中断信号送入实时裸机程序，把中央处理器CPU0上的实时逻辑程序存入DDR0裸机内存DDR2共享内存进行内存逻辑分配；中断信号送入CPU0的处理器上，以各自的程序运行和CPU的核间通信，由CPU0的实时裸机程序进行响应和处理；通过应用程序显示非实时Linux操作系统，在CPU1上运行非实时操作系统，组成同时处理非实时任务和实时任务的双核CPU处理器操作系统；信号处理板卡的FPGA逻辑产生需要实时处理的中断信号；CPU1运行Linux操作系统应用程序中的非实时任务处理和非实时内核程序处理，将通用CPU设置为AMP模式，各个CPU的核处理器处理不同的任务，CPU1非实时内核面向非实时硬件环境，裸机程序启动CPU1上的非实时内核，CPU0运行裸机程序网络通讯，对实时硬件环境进行响应，在两个CPU共享的内存范围共享内存范围两个CPU之间的数据交换。
2.如权利要求1所述的双核CPU实时操作系统数据处理方法，其特征在于：在信号处理板卡中，现场可编程门阵列FPGA逻辑产生需要实时处理的中断信号，中断信号传输到CPU0的处理器上，由CPU0的实时裸机程序进行响应和处理。
3.如权利要求1所述的双核CPU实时操作系统数据处理方法，其特征在于：CPU0上的实时逻辑程序负责处理信号处理板卡FPGA裸机的中断信号。
4.如权利要求1所述的双核CPU实时操作系统数据处理方法，其特征在于：CPU0和CPU1占有1GB的DDR内存，1GB的DDR内存用于CPU0和CPU1d的程序运行和CPU的核间通信。
5.如权利要求1所述的双核CPU实时操作系统数据处理方法，其特征在于：CPU0的逻辑实时操作程序运行在1GB内存的320M上，其中前256M用于程序本身的数据和程序，后面的64MB用于和CPU1进行通信。
6.如权利要求1所述的双核CPU实时操作系统数据处理方法，其特征在于：在编译CPU0和CPU1上的程序时，规范了CPU0和CPU1上程序的内存范围，CPU0和CPU1占有1GB的DDR内存，其中，CPU0占据前320MB，CPU1占据后768MB，中间重叠的部分是两个CPU共享的内存范围，共享的内存范围用于两个CPU之间的数据交换。
7.如权利要求1所述的双核CPU实时操作系统数据处理方法，其特征在于：运行Linux非实内核的操作系统应用程序、网络通信，虚拟化非实任务，面向非实时硬件环境进行网络通讯。
8.如权利要求1所述的双核CPU实时操作系统数据处理方法，其特征在于：在上电开机过程中，CPU0中的裸机实时操作程序先加载起来，在将CPU1的程序代码加载到CPU1的内部缓冲器，并放开复位寄存器，CPU1程序启动。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西南电子技术研究所(中国电子科技集团公司第十研究所)，未经西南电子技术研究所(中国电子科技集团公司第十研究所)许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011044892.7/1.html，转载请声明来源钻瓜专利网。
