[发明专利]双核CPU实时操作系统数据处理方法

说明书

本发明公开的一种双核CPU实时操作系统数据处理方法，旨在提供一种反应快速，驱动程序简单，移植工作量小的数据处理实现方法。本发明通过下述技术方案实现：采用处理信号处理板卡将FPGA逻辑产生的中断信号送入实时裸机程序，把CPU0上的实时逻辑程序存入DDR0裸机内存DDR2共享内存进行内存逻辑分配；中断信号送入CPU0的处理器上，以各自的程序运行和CPU的核间通信；通过应用程序显示非实时Linux操作系统，在CPU1上运行非实时操作系统，组成同时处理非实时任务和实时任务的双核CPU处理器操作系统；CPU0对实时硬件环境进行响应，在两个CPU共享的内存范围共享内存范围两个CPU之间的数据交换。

技术领域

本发明涉及实时操作系统、高速信号处理、测控、通信等领域双核微处理器在工业控制领域的应用技术，特别涉及实时信号处理领域双核间的通信机制以及基于共享内存的双核处理器软件架构双核之间的通信方法。

背景技术

嵌入式双核处理器目前己成为嵌入式处理器的重要发展方向，其具有低功耗，低主频，高运算性能的特点，为双核处理器在嵌入式领域的应用铺平了道路。但是双核处理器对软件来讲不是透明的，它需要一个操作系统来支持，而且以前在单核处理器环境下运行的用户代码也需要进行移植后才能应用到双核处理器上。从应用软件的角度来看，应用系统软件要求实时操作系统提供向前的兼容性，以减少应用软件的移植代价，所以它要求操作系统能尽可能地屏蔽双核处理器硬件对应用软件的影响，这是基于双核处理器的实时操作系统的诞生的主要原因。随着嵌入式技术的不断成熟以及业界对工业设备小型化、个性化需求的不断提高,越来越多的工业设备控制采用嵌入式系统设计。人们在处理速度、处理精度、实时性等方而对嵌入式系统提出了更高的要求，传统的控制系统中,单核处理器架构是主流,除了通过提升处理器主频来提高系统的响应速度,还可以通过使用抢占式实时操作系统、引入多线程、改进系统任务调度策略等软件方法来进一步提高系统性能。但随着应用不断复杂,控制精度要求不断提高,有限的系统资源成为系统性能提升的最大瓶颈。在单核环境下，中断运行环境总是处于抢占式的，而任务要做到运行空间内的数据一致性，往往通过关中断来保证的，而在双核处理器环境下，任务的指令流和中断的指令流有分别有两条，这对系统中的数据一致性构成了威胁，针对单CPU架构的局限性。在单核嵌入式操作系统构架的基础上,现有技术提出一种基于对称通信的双核处理器嵌入式操作系统架构,以解决异构双核处理器的通信效率和共享内存的利用问题。双核处理器操作系统按照是否具有实时性可以分为两大类:分时操作系统和实时操作系统。分时操作系统中系统资源调度是采用时间片轮转的方式，不能保证应用程序立即获得系统资源，也不能保证应用程序在任务完成之前不被其他程序打断，不具有实时特性；实时操作系统具有高精度的计时系统，采用多级中断机制对不同任务进行实时调度，保证了高级别任务能够及时获得系统资源，系统具有实时特性。通信协议和通信接口封装是双核通信应该重点考虑的环节。简单的数据通信,双方可以直接发送数据,默认双方已经知道数据的含义以及数据应该放置的内存地址。但是随着系统逐渐复杂,代码量增加,无协议的数据通信给编程和理解都带来很大问题,降低了系统的可扩展性能。在设计中,双核通信可以采用和系统外设相同的通信协议,例如串口通信使用的Modbus协议,这样可以重复利用协议解析函数,同时也可提高可移植性。另外可根据实际需要自行定义适用的通信协议,或者将通用的通信协议做适当修改以更适应共享内存大数据量的数据通信。双核按照协定的规则交替获得令牌,进而操作相应的共享内存段。当双核同时申请同一个令牌时,信号量管理单元裁定谁先占用。设计中可通过在访问内存前先申请对应的令牌,实现双核对共享内存区的互斥访问。另一种实现数据共享的策略是在双核各自本地定义相同的数据作为共享数据,按照写后及时更新的原则,利用中断方式通过双核间的数据通信实现数据同步。这种方法适用于共享数据满足一定条件时,即该共享数据对于其中一个内核是只读的,否则,由于双核独立运行,运行进度几乎没有制约,若出现双核均改写共享数据,则无法保证数据的有效性。完成双核间的数据通信，除了数据传输介质——共享内存外，还需要系统提供一套双核间交互的信号机制。通常该信号机制中同时包括中断信号和非中断信号。利用该信号机制，结合共享内存，可设计出各种灵活的通信方式。从通信信号的角度，通信方式可分为轮询方式和中断方式。由于轮询方式使内核处于忙等的状态，因此应尽量避免使用，该方式多用于双核之间事件需严格按照一定的顺序执行的情况，例如系统启动时双核之间的初始化交互。在并行计算领域许多在应用中的架构，存在着三种并行运算架构(双处理器，超线程，双核处理器)(a)双处理器架构。两个单独的处理器共享一个总线，并通过该总线与Memory进行连接。这种架构的特点是CORE之间相互独立，易于构建，缺点是由于重用了以前的通用的单核处理器，在两个处理器间的协作上更多地依赖于软件的结构。(b)超线程架构(双线程)，在一个处理器里有两套CS和IL，但只有一个执行单元。超线程架构的优点是利用多套寄存器结构和一套执行单元来解决了CORE的高速和MEMORY的低速之间的冲突所导致的CPU利用率下降的问题。但其缺点是多线程的指令流的控制困难，导致软件上在处理任务重入上很困难。(c)双核处理器架构，里面有两套(CS+IL+ALU)的结构和一个总线接口。在多线程架构中，是通过多指令流来解决CORE与内存之间的访问速度瓶颈；在双核处理器架构中是用两条指令流来解决处理器的运算能力与CORE主频之间的矛盾。这两者的目的都是为了提高处理器的总体运算性能，只是方法不一样。