[发明专利]金属氧化物半导体器件及其制造方法

说明书

本发明提供了一种金属氧化物半导体器件及其制造方法，所述器件包括：基底；从所述基底的上表面延伸至其内的具有第一掺杂类型的源区；位于所述基底上表面的栅极结构，所述栅极结构至少裸露所述源区，以及位于所述基底上表面的具有第一掺杂类型的半导体层，所述半导体层被作为所述器件的部分耐压区，其中，所述源区位于所述栅极结构的第一侧，所述半导体层位于所述栅极结构的第二侧，所述栅极结构的第一侧和第二侧相对。本发明的金属氧化物半导体器件及其制造方法不仅减小了器件尺寸，且制造工艺简单，与CMOS工艺兼容。

技术领域

本发明涉及半导体技术领域，更具体地，涉及一种金属氧化物半导体器件及其一种金属氧化物半导体器件的制造方法。

背景技术

目前两种主流的功率MOSFET分别为LDMOS器件和沟槽MOS器件。在高压功率集成电路中，常采用高压LDMOS器件满足耐高压、实现功率控制等方面的要求。但为了满足高耐压，LDMOS器件的漂移区长度一般都设置的比较长，这样不仅增大了器件的导通电阻，还增大了器件的尺寸。而沟槽MOS器件可以减小器件的尺寸，但其工艺比较复杂且与CMOS工艺不兼容。

发明内容

有鉴于此，本发明的目的在于提供一种金属氧化物半导体器件及其制造方法，以解决上述问题。

根据本发明的第一方面，提供一种金属氧化物半导体器件，包括：基底；从所述基底的上表面延伸至其内的具有第一掺杂类型的源区；位于所述基底上表面的栅极结构，所述栅极结构至少裸露所述源区，以及位于所述基底上表面的具有第一掺杂类型的半导体层，所述半导体层被作为所述器件的部分耐压区，其中，所述源区位于所述栅极结构的第一侧，所述半导体层位于所述栅极结构的第二侧，所述栅极结构的第一侧和第二侧相对。

优选地，还包括从所述基底的上表面延伸至其内的具有第二掺杂类型的体区，所述源区位于所述体区中，所述栅极结构至少覆盖部分所述体区。

优选地，在所述基底中，至少同时与所述基底的上表面，所述体区和所述半导体层接触的区域具有第一掺杂类型。

优选地，所述半导体层被作为所述金属氧化物半导体器件的漏区。

优选地，还包括第一掺杂类型的漂移区。

优选地，所述漂移区与所述半导体层接触，所述漂移区位于所述基底中。

优选地，当所述基底为第二掺杂类型时，所述体区与所述接触区接触。

优选地，所述基底包括所述漂移区，所述体区位于所述漂移区中。

优选地，所述半导体层和所述栅极结构之间通过隔离层隔离。

优选地，所述半导体层和所述栅极结构之间通过高温氧化形成的氧化层隔离。

优选地，根据所述器件的耐压要求，调节所述半导体层沿所述器件垂直方向的厚度。

优选地，所述器件的耐压要求越高，设置所述半导体层沿所述器件垂直方向的厚度越大。

优选地，根据所述器件的耐压要求，调节所述隔离层沿所述器件横向方向的宽度。

优选地，所述器件的耐压要求越高，设置所述隔离层沿所述器件横向方向的宽度越大。

优选地，还包括覆盖所述基底上表面以及所述栅极结构上表面的层间介质，所述隔离层与所述层间介质和所述栅极结构接触。

优选地，所述半导体层被设置为多晶硅。

优选地，所述半导体层被设置为外延硅。