[发明专利]利用隧道场效应管抑制漏电的混合非易失性随机存储器

说明书

本发明公开了利用隧道场效应管抑制漏电的混合非易失性随机存储器，该随机存储器SRAM包括上电后存储数据的SRAM存储模块、断电前保存数据的磁隧道结(MTJ)写入路径、电源恢复后SRAM数据恢复路径、磁隧道结(MTJ)数据恢复路径，SRAM存储模块包含六个隧穿场效晶体应管(TFET)晶体管，即两个上拉集体管、两个下拉晶体管、两个数据传输晶体管；本发明利用了TFET的超低漏电和在超低电压下工作的的特性，能够实现非易失存储功能，达到整体电路漏电和SRAM唤醒功耗降低的目的。该结构利用了TFET的超低漏电和在超低电压下工作的的特性，使得整体电路漏电和SRAM唤醒功耗降低。此外，在MTJ写入速度以及电路唤醒功耗上也有一定的改善。

技术领域

本发明设计为集成电路设计领域，尤其是一种可以降低nvSRAM(非易失性随机存储器)漏电流，唤醒功耗以及加快写入MTJ(磁隧道结)速度的基于隧穿晶体管的读写分离的混合电路结构。

背景技术

当今，随着移动互联网的快速发展，以及物联网、云端等的出现，不断改变了人们的生活方式。存储器作为重要的数据存取设备而广泛应用于消费电子设备中，是PC机、移动通信设备、多媒体等高速数据存取系统的重要组件之一。随着技术的不断发展，消费市场对于片上系统(SOC)高速低功耗同时保证高性能的需求日益增加满足更强大的功能需求。存储器占芯片面积高达80％上，是整块芯片功耗最大部分，因此要获得高速低功耗高性能SOC高速低功耗存储器必不可少。存储器主要分两大类，一类为挥发性存储器，另一类为非易失存储器。对于动态随机存储器DRAM不易集成到片上系统中，这是由于其需要非常特殊的工艺支持及需要多个电源电压，从而制约了其应用领域。DRAM可应用于SOC 片外，追求大容量高速存取数据的数据存储。其他类型的存储器常用于芯片的外部数据存储，虽然有着更高的密度但在制造时需要特殊的工艺支持，无法与处理器集成，并且在速度与性能上与SRAM相差很大。由于SRAM与传统CMOS工艺高度兼容，随着工艺不断发展，SRAM的尺寸也会等比例缩小，从而不断满足高性能的要求。

目前比较常见的几种非易失性存储器与易失性SRAM或DRAM不同，无需刷新且掉电后能保存信息，突破了SRAM与DRAM的局限性同时具备了其优点。目前常见的新型非挥发性存储器包括铁电随机存取存储器(FRAM)、磁阻式随机存取存储器(MRAM)、相变随机存取存储器(PRAM)、阻变随机存取存储以及非易失性静态随机存储器(nvSRAM)。nvSRAM中包含两个部分，即NVM 部分和SRAM部分。通常SRAM部分是由6T-CMOS-SRAM组成，而NVM部分是有数个Nmosfet晶体管和非易失器件，如MTJ，RRAM组成。

传统NVSRAM可以用ReRAM或MTJ实现。图1为几种典型的NV-SRAMs 结构示意图。传统NVSRAM的操作如下：

SRAM读写操作：其过程和普通SRAM操作过程一样。

MTJ写入：字线关闭，禁止SRAM读写。利用存储节点对MTJ进行写入。

关电源：由于NVSRAM中的NVM部分可以存储数据在断电后数据不会丢失。因此在长时间待机情况下可以关断电源。

恢复：电源恢复后，利用MTJ的阻值大小来恢复SRAM中的数据。

MTJ重置：此操作仅适用于一部分NVSRAM电路。用来恢复MTJ中的初值。

尽管nvSRAM拥有SRAM高速低功耗的有点，克服了掉电信息小时的缺陷，保证了数据的安全。但是nvSRAM一般存在四个工作过程，即SRAM读写，MTJ 写入，断电和SRAM数据恢复。由于非易失存储器的写入功耗较大，时间长，需要尽量减少非易失存储器的读写次数。此外，SRAM操作阶段中，SRAM仍存在较大漏电和功耗。其能效相对较低。由此需要对其进行改善。由此需要新的结构或者方法来改善这些问题。