[发明专利]一种可调值的LTCC基板内埋电阻的设计方法

说明书

本发明公开了一种可调值的LTCC基板内埋电阻的设计方法，通过优化内埋电阻的设计，将内埋电阻设计为串联的电阻网络，并将电阻间的互连关系采用层间互连呈现于表层，即可为基片底部表层，亦可为顶部表层，最终通过激光对表层的互连进行选择性的打断，从而实现对内埋电阻的调值，进而提高内埋电阻的精度及基片的成品率。在工艺平台不变的情况下，采用优化内埋电阻设计的方法，将内埋电阻设计为串联的电阻网络，并将电阻间的互连关系采用层间互连呈现于表层，最终通过激光对表层的互连进行选择性的打断，从而实现对内埋电阻的调值，提高内埋电阻的精度及基片的成品率。对于推广内埋电阻的使用，提高LTCC基板的集成度及成品率具有显著的效果。

技术领域

本发明涉及一种LTCC基板的设计方法，尤其涉及一种可调值的、高精度的LTCC基板内埋电阻的设计方法。

背景技术

LTCC(低温共烧陶瓷)基板具有三维布线密度高、布线方阻小、烧结温度低、可内埋集成电阻、电容等元件及高频传输性能好的特点，已成为一种理想的多芯片组件用的主流基板。特别是其易于实现电阻、电容及电感等无源器件的内埋集成，从而提高了设计的灵活性及系统的集成度，减小系统的体积，为优于普通厚薄膜基板的显著特点。

对于在LTCC基板上制造电阻，即有三种方式：顶层共烧、顶层后烧及内埋电阻。顶层后烧即类似于厚膜工艺，其可通过激光调值确保精度，但工艺较为繁琐，且基板共烧后难以精准控制的收缩使得较难获得一致性较好的印刷电阻，烧结后的阻值离散程度往往较大，且激光调值仅能对阻值调大，成品率难以保证。顶层共烧可以较好地确保电阻印刷的一致性，烧结后阻值离散性小，但其无法试阻，同样存在成品率低的问题。内埋电阻可以减少顶层的印刷面积，进一步提高LTCC基板集成度，但由于其不能像表层电阻直接使用激光调值，其阻值精度很难控制，一般的阻值精度仅为±30％，极大地限制了其广泛的使用。针对该问题，相关研究者进行了大量的研究，大多从优化工艺入手，有研究报道，通过优化电阻浆料流变特性、印刷工艺及烧结曲线等手段，实现了内埋电阻阻值精度提高到±18％。但其对整个工艺控制的要求较高，且较之于可激光调值的精度依然较低，难以满足使用要求。

发明内容

本发明的目的在于克服现有技术的上述不足，在工艺平台不变的情况下，采用优化内埋电阻设计的方法，将内埋电阻设计为串联的电阻网络，并将电阻间的互连关系采用层间互连呈现于表层，最终通过激光对表层的互连进行选择性的打断，从而实现对内埋电阻的调值，提高内埋电阻的精度及基片的成品率。

本发明的技术方案是这样实现的：

为实现上述目的，本发明提供的LTCC内埋电阻的设计方法，包括：

步骤一：根据现用工艺的历史生产大数据情况，统计出现用工艺内埋电阻的阻值精度范围±δ；

步骤二：根据需要设计的电阻值R0，计算出实际设计的电阻值R，R0与R的关系为：R0＝R(1+δ)；

步骤三：将2倍R0与R的差值均分为n1份，即R1＝2Rδ/n1。此时，若R0设计为 R及串联n1个R1的电阻网络，其精度范围为±2δ²/(1+δ)或(2δ+2δ²-2n1δ²)/n1(1+ δ)(两者取较大者)。若需进一步增加电阻的精度范围，可以于串联了n1个R1的基础上再串联电阻R2～Rn；

步骤四：如附图2所示，内埋电阻R布局于第k层，与其为串联关系的n1个R1布局于k层或者其余层，形成电阻网络。这一电阻网络不直接接入电路中，而是先将其连接关系通过导体、通孔引出至表层，表层可以为基板上表层及底表层；

步骤五：将内埋电阻按照上述方法设计制作基板，通过扎测电阻测试点确认内埋电阻的实际阻值，当阻值处于精度范围之外时，采用激光选择性地将短接R1～Rn的导带进行打断，以改变串联至R上的电阻数量，调节内埋电阻的阻值，直到内埋电阻的阻值处于精度范围内。