[发明专利]半导体结构及半导体结构的制作方法

权利要求书

1.一种半导体结构，其特征在于，包括：

半导体基体(10)，所述半导体基体(10)包括衬底(12)和隔离结构(13)，所述隔离结构(13)位于所述衬底(12)的上方，所述隔离结构(13)用于隔离多个有源区(11)；

位线(20)，所述位线(20)位于所述衬底(12)内，所述位线(20)与所述有源区(11)相连接；

字线(30)，所述字线(30)位于所述隔离结构(13)内，所述字线(30)与所述有源区(11)相交，且所述字线(30)环绕所述有源区(11)；

其中，所述衬底(12)为SOI衬底。

2.根据权利要求1所述的半导体结构，其特征在于，所述衬底(12)包括：

第一半导体层(121)；

氧化绝缘层(122)，所述氧化绝缘层(122)位于所述第一半导体层(121)上，所述位线(20)位于所述氧化绝缘层(122)内；

第二半导体层(123)，所述第二半导体层(123)位于所述氧化绝缘层(122)上，所述隔离结构(13)位于所述氧化绝缘层(122)上，且覆盖所述第二半导体层(123)；

其中，所述有源区(11)包括所述第二半导体层(123)。

3.根据权利要求1或2所述的半导体结构，其特征在于，所述有源区(11)包括：

漏极区域(111)，所述漏极区域(111)与所述位线(20)相连接，所述漏极区域(111)的至少部分由外延生长工艺形成；

源区通道(112)，所述源区通道(112)位于所述漏极区域(111)的上方；

源极区域(113)，所述源极区域(113)位于所述源区通道(112)的上方。

4.根据权利要求3所述的半导体结构，其特征在于，所述半导体结构还包括：

栅氧化层(132)，所述栅氧化层(132)覆盖所述漏极区域(111)的顶端、所述源区通道(112)的侧壁以及所述源极区域(113)的底端；

其中，所述字线(30)与所述源区通道(112)相交，所述字线(30)与所述源区通道(112)之间设置有所述栅氧化层(132)。

5.根据权利要求3或4所述的半导体结构，其特征在于，所述隔离结构(13)包括：

第一绝缘介质层(131)，所述第一绝缘介质层(131)位于所述衬底(12)上，且覆盖所述漏极区域(111)的侧壁；

第二绝缘介质层(133)，所述第二绝缘介质层(133)位于所述第一绝缘介质层(131)上，所述源区通道(112)、所述源极区域(113)以及所述字线(30)均位于所述第二绝缘介质层(133)内，所述第二绝缘介质层(133)覆盖所述源极区域(113)的侧壁。

6.根据权利要求1所述的半导体结构，其特征在于，在所述位线(20)和所述字线(30)空间相交的交叠区域形成立式存储晶体管，所述立式存储晶体管位于所述位线(20)上，且与所述位线(20)连接，一个所述交叠区域对应一个所述立式存储晶体管，所述立式存储晶体管在所述半导体基体(10)上的单元配置尺寸大于或等于最小特征尺寸的平方的4倍。

7.一种半导体结构的制作方法，其特征在于，包括：

形成衬底(12)，所述衬底(12)为SOI衬底；

在所述衬底(12)内形成位线(20)；

在所述衬底(12)上形成隔离结构(13)；

在所述隔离结构(13)内形成字线(30)和多个有源区(11)，所述位线(20)与所述有源区(11)相连接，所述字线(30)与所述有源区(11)相交，且所述字线(30)环绕所述有源区(11)。

8.根据权利要求7所述的半导体结构的制作方法，其特征在于，形成所述衬底(12)，包括：

提供第一半导体层(121)；

在所述第一半导体层(121)上形成氧化绝缘层(122)；

在所述氧化绝缘层(122)上形成第二半导体层(123)。