[发明专利]半导体结构及半导体结构的制作方法

说明书

本发明涉及半导体技术领域，提出了一种半导体结构及半导体结构的制作方法。半导体结构包括半导体基体、位线以及字线，半导体基体包括衬底和隔离结构，隔离结构位于衬底的上方，隔离结构用于隔离多个有源区；位线位于衬底内，位线与有源区相连接；字线位于隔离结构内，字线与有源区相交，且字线环绕有源区；其中，衬底为SOI衬底。半导体基体上的单元配置尺寸较小，即半导体结构的尺寸进一步减小，且埋入式位线的控制能力更强，以此改善半导体结构的性能。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及半导体结构的制作方法。

背景技术

随着半导体制作工艺中集成度的不断增加，提升存储器的集成密度已成为一种趋势。

动态随机存取存储器(dynamic random access memory，DRAM)是一种半导体存储器，包含由多个存储单元构成的阵列区以及由控制电路构成的周边区。各存储单元包含一晶体管电连接至一电容器，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路通过横跨阵列区并与各存储单元电连接的字线(word line,WL)与位线(bit line,BL)，可定位至每一存储单元以控制其数据的存取。

现有DRAM的技术中，主要以埋入式字线结构为主，其单元配置尺寸较大，控制能力有限。

发明内容

本发明提供一种半导体结构及半导体结构的制作方法，以改善半导体结构的性能。

根据本发明的第一个方面，提供了一种半导体结构，包括：

半导体基体，半导体基体包括衬底和隔离结构，隔离结构位于衬底的上方，隔离结构用于隔离多个有源区；

位线，位线位于衬底内，位线与有源区相连接；

字线，字线位于隔离结构内，字线与有源区相交，且字线环绕有源区；

其中，衬底为SOI衬底。

在本发明的一个实施例中，衬底包括：

第一半导体层；

氧化绝缘层，氧化绝缘层位于第一半导体层上，位线位于氧化绝缘层内；

第二半导体层，第二半导体层位于氧化绝缘层上，隔离结构位于氧化绝缘层上，且覆盖第二半导体层；

其中，有源区包括第二半导体层。

在本发明的一个实施例中，有源区包括：

漏极区域，漏极区域与位线相连接，漏极区域的至少部分由外延生长工艺形成；

源区通道，源区通道位于漏极区域的上方；

源极区域，源极区域位于源区通道的上方。

在本发明的一个实施例中，半导体结构还包括：

栅氧化层，栅氧化层覆盖漏极区域的顶端、源区通道的侧壁以及源极区域的底端；

其中，字线与源区通道相交，字线与源区通道之间设置有栅氧化层。

在本发明的一个实施例中，隔离结构包括：

第一绝缘介质层，第一绝缘介质层位于衬底上，且覆盖漏极区域的侧壁；

第二绝缘介质层，第二绝缘介质层位于第一绝缘介质层上，源区通道、源极区域以及字线均位于第二绝缘介质层内，第二绝缘介质层覆盖源极区域的侧壁。

在本发明的一个实施例中，在位线和字线空间相交的交叠区域形成立式存储晶体管，立式存储晶体管位于位线上，且与位线连接，一个交叠区域对应一个立式存储晶体管，立式存储晶体管在半导体基体上的单元配置尺寸大于或等于最小特征尺寸的平方的4倍。