[发明专利]半导体装置在审

申请号：	202011058876.3	申请日：	2020-09-30
公开（公告）号：	CN113345482A	公开（公告）日：	2021-09-03
发明（设计）人：	金镇浩;成象铉;吴星来	申请（专利权）人：	爱思开海力士有限公司
主分类号：	G11C5/02	分类号：	G11C5/02;G11C5/06;H01L27/11529;H01L27/11556;H01L27/11573;H01L27/11582
代理公司：	北京三友知识产权代理有限公司 11127	代理人：	刘久亮;黄纶伟
地址：	韩国***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体装置
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

公开了一种具有三维(3D)结构的半导体装置。该半导体装置包括：第一基板层，其包括逻辑电路；以及多个第二基板层，其层叠在第一基板层上，多个第二基板层包括存储器单元阵列。第二基板层中的每一个包括传送电路，其联接到存储器单元阵列的行线，该传送电路设置在第二基板层上并且选择性地联接到全局行线。

技术领域

本文公开的技术和实现方式总体涉及一种半导体装置，更具体地，涉及一种具有三维(3D)结构的半导体装置。

背景技术

近来，为了满足消费者对高性能和低成本的需求，对更高集成度的半导体装置的需求不断增长。由于二维(2D)或一维(1D)半导体装置的集成度主要由单位存储器单元所占据的区域或面积决定，所以2D或1D半导体装置的集成度极大地受到形成精细图案的技术的影响。然而，对于更高程度的图案小型化(即，更精细的图案)，通常需要超高成本的装置。因此，尽管2D半导体装置的集成度正在迅速提高，但是由于成本的原因，这种2D半导体装置的应用范围仍然受到限制。作为克服上述限制的替代方案，近来已经开发了其中存储器单元布置为三维(3D)结构的三维(3D)半导体装置，并且这种三维(3D)半导体装置已经迅速地得到广泛使用。

发明内容

所公开的技术的各种实施方式涉及一种半导体装置，其包括多个基板层并且允许多个传输晶体管分布到不同的基板层，使得传输晶体管的数量减少，而与叠层数量的增加无关。

根据所公开的技术的一个实施方式，一种半导体装置可以包括：第一基板层，其包括逻辑电路；以及多个第二基板层，其层叠在第一基板层上，所述多个第二基板层包括存储器单元阵列。每一个第二基板层可以包括传送电路，其联接到存储器单元阵列的行线，该传送电路设置在第二基板层上并且选择性地联接到全局行线。

根据所公开的技术的另一实施方式，一种半导体装置可以包括：第一基板层，其包括逻辑电路；多个第二基板层，其层叠在第一基板层上，多个第二基板层各自包括第一子单元阵列和第一传输晶体管组；以及第三基板层，其层叠在多个第二基板层上，并且包括第二子单元阵列和第二传输晶体管组。

应当理解，本文公开的技术的前述一般描述和以下详细描述都是说明性和解释性的，并且旨在向本领域技术人员提供对公开范围的进一步解释。

附图说明

当结合附图考虑时，参照以下详细描述，所公开的技术的上述和其它特征和有益方面将变得显而易见。

图1是示出根据本公开的一个实施方式的半导体装置的框图。

图2是示出根据本公开的一个实施方式的图1所示的存储器单元阵列的单个等效电路的示意图。

图3是示出根据本公开的一个实施方式的半导体装置的框图。

图4是示出根据本公开的一个实施方式的图3的存储器单元阵列的示例的详细示意图。

图5和图6是示出根据本公开的实施方式的图3和图4所示的基板层的示例的截面图。