[发明专利]PCIE_DMA数据传输装置和方法及系统

权利要求书

1.一种PCIE_DMA数据传输装置，其特征在于，包括：FPGA模块；

所述FPGA模块内设置有PCIE硬核，并通过PCIE接口与主机通信连接；

其中，所述FPGA模块配置有DMA传输模块，所述DMA传输模块包括接收子模块、发送子模块和通道混合子模块；

所述通道混合子模块与用户层逻辑接口之间设置有用于传输数据的DMA通道；

其中，所述接收子模块被配置为接收由所述FPGA模块内所配置的PCIE硬核输出的数据，并将所述PCIE硬核输出的数据进行处理后传输至所述通道混合子模块；

所述通道混合子模块，被配置为获取所述接收子模块传输的数据，并将由所述接收子模块传输的数据分配至相应的所述DMA通道，由所述DMA通道进行数据的传输；

所述通道混合子模块，还被配置为接收各所述DMA通道传输的数据，并将各所述DMA通道传输的数据进行整合后发送至所述发送子模块；

所述发送子模块，被配置为接收所述通道混合子模块传输的数据，并将所述通道混合子模块传输的数据发送至所述PCIE硬核，由所述PCIE硬核进行数据的传输。

2.根据权利要求1所述的装置，其特征在于，所述PCIE硬核与所述DMA传输模块之间设置有用于表征所述PCIE硬核输出的工作状态的配置接口。

3.根据权利要求2所述的装置，其特征在于，所述配置接口为CONFIG数据接口。

4.根据权利要求1所述的装置，其特征在于，所述发送子模块包括AXIS发送接口，所述接收子模块包括AXIS接收接口。

5.根据权利要求1所述的装置，其特征在于，所述通道混合子模块包括TLP包翻译模块、TLP包解析模块、寄存器接收模块、寄存器发送模块、内部RAM模块、用户外部逻辑状态接口模块、DMA数据接收模块、DMA数据发送模块和DMA中断生成模块；

所述TLP包翻译模块，用于对所述PCIE硬核输出和输入的数据进行TLP包翻译；

所述TLP包解析模块，用于将所述TLP包翻译模块处理后的数据进行解析，输出多路数据信号；

所述寄存器接收模块和所述寄存器发送模块，用于分别实现所述PCIE硬核的BAR寄存器空间的写操作和读操作；

所述内部RAM模块，用于存储所述BAR寄存器的数据；

所述用户外部逻辑状态接口模块，用于将所述FPGA模块的状态通过所述PCIE硬核传输至所述主机；

所述用户外部逻辑状态接口模块，还用于读取所述主机下发的状态；

所述DMA数据接收模块，用于接收所述主机下传的DMA数据，并将所述DMA数据存储到DMA接收FIFO；

所述DMA数据发送模块，用于接收所述用户层逻辑接口发送的DMA数据，并将接收到的所述DMA数据存储至DMA发送FIFO；

所述DMA中断生成模块，用于在DMA传输过程中，通过中断将数据的当前传输位置通知所述主机的驱动层。

6.一种PCIE_DMA数据传输方法，其特征在于，基于权利要求1至5任一项所述的PCIE_DMA数据传输装置实现，包括读数据操作；

其中，所述读数据操作，包括：

在触发读数据操作指令时，所述FPGA模块读取所述读操作指令对应的读信号，根据所述读信号的信号类型确定读取数据长度，并将所述读取数据长度发送至主机，由主机接收到所述读取数据长度后，生成DMA传输地址链表，并将所述DMA传输地址链表发送至所述FPGA模块；

所述FPGA模块接收所述DMA传输地址链表，根据所述DMA传输地址链表中的地址，通过DMA方式将数据存储至相应的驱动程序地址中直至所有数据全部存储完成。

7.根据权利要求6所述的方法，其特征在于，所述读操作还包括：

所述FPGA模块在将对应的所有数据均存储至所述驱动程序地址中后，发送数据传输完成指令至所述主机，由所述主机接收到所述数据传输完成指令后，将所述驱动程序地址中的所有数据返回至用户层。