[发明专利]一种抗dv/dt的SGT器件

说明书

本发明公开一种抗dv/dt的SGT器件，包括：第一导电类型的衬底、位于第一导电类型的衬底的上表面的第一导电类型的外延层、位于第一导电类型的外延层内的沟槽、第一介质层、位于沟槽底部的第一导电类型的轻掺杂体区、位于第一介质层外围的第一导电类型的重掺杂体区、位于第一导电类型的外延层侧面上方的源极金属、位于沟槽上表面的第二介质层，以及位于沟槽内的多晶硅栅极和屏蔽栅极。本发明可以增大漏源电容Cds，减少开关震荡，从而减少器件的电压震荡dv/dt失效可能性。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种抗dv/dt的SGT器件。

背景技术

屏蔽栅MOSFET(Shielded Gate Trench MOSFET，缩写SGT-MOSFET)功率器件在现有技术中已得到广泛的应用。同时，MOSFET(金属氧化物半导体场效应晶体管)由于其输入电阻大、易于驱动、控制简单、频率特性高的优点，广泛应用于开关电源、汽车电子、马达驱动等各种领域。当其作为控制能量流通与转换的功率开关管时，工作在快速开关转换状态，面对很高的漏极和源极之间的电压震荡dv/dt和电流震荡di/dt，一方面高的电压震荡dv/dt叠加在器件上，容易造成寄生三极管开启，导致器件失效；另一方面高的电压震荡dv/dt叠加在开关系统中，造成极大的电磁干扰，从而对周围的元器件和设备产生严重的电磁污染。

现有的SGT-MOSFET是将屏蔽栅极与源极电位相连，通过降低器件的米勒电容Cgd来提高开关速度，减少开关损耗，这就不可避免地导致了更大的电压震荡dv/dt和电流震荡di/dt，从而增加器件的电压震荡dv/dt失效可能性。

发明内容

本发明的目的是提供一种抗dv/dt的SGT器件，可以增大漏源电容Cds，减少开关震荡，从而减少器件的电压震荡dv/dt失效可能性。

为实现上述目的，采用以下技术方案：

一种抗dv/dt的SGT器件，包括：

第一导电类型的衬底；

第一导电类型的外延层，位于第一导电类型的衬底的上表面；

沟槽，位于第一导电类型的外延层内，且沿第一导电类型的外延层的厚度方向延伸；

所述沟槽内设有多晶硅栅极和屏蔽栅极；

第一介质层，位于屏蔽栅极的底面及侧面、多晶硅栅极的侧面，以及用于隔离多晶硅栅极与屏蔽栅极；

第一导电类型的轻掺杂体区，位于沟槽的底部，且位于屏蔽栅极的下方；

第一导电类型的重掺杂体区，位于屏蔽栅极外围的第一介质层与沟槽的下部侧壁之间，以及位于屏蔽栅极外围的第一介质层与第一导电类型的轻掺杂体区的上表面之间；

源极金属，位于第一导电类型的外延层侧面上方，且沿第一导电类型的外延层的厚度方向延伸；

第二介质层，位于沟槽的上表面，且沿垂直于沟槽的延伸方向延伸至与源极金属的侧壁相接触。

较佳地，所述屏蔽栅极包括一个宽部栅极及若干个窄部栅极，且宽部栅极位于窄部栅极的上方；所述若干个窄部栅极沿垂直于沟槽延伸的方向间隔排布。

较佳地，所述宽部栅极的宽度大于窄部栅极的宽度，且宽部栅极的长度小于窄部栅极的长度。

较佳地，所述宽部栅极、窄部栅极与源极金属电连接。

较佳地，所述SGT器件还包括：

第二导电类型的体区，位于沟槽的外围，且位于第一导电类型的外延层的上表面；

所述第二导电类型的体区中具有相互接触的第一导电类型的源区与第二导电类型的重掺杂接触区。