[发明专利]一种开关电容过采样delta-sigma调制器电路

权利要求书

1.一种开关电容过采样delta-sigma调制器电路，包括：第一运算放大器，两个相同的第二和第三运算放大器(A2)，反馈电容Cfb，第一至第三采样电容(Cs1,Cs2,Cs3)，第一至第三积分电容Ci1,Ci2,Ci3，若干开关，输入时钟电路，一个加法器电路，和一个比较器构成；其中，第一采样电容(Cs1)，第一积分电容(Ci1)和第一运算放大器(A1)以及一些开关共同构成第一级积分器，第二采样电容(Cs2)，第二积分电容(Ci2)和第二运算放大器(A2)以及一些开关共同构成第二级积分器，第三采样电容(Cs3)，第三积分电容(Ci3)和第三运算放大器(A2)以及一些开关共同构成第三级积分器；将这三个积分器级联，并将输入信号Vip和Vin，以及这三个积分器的输出端接到加法电路的输入端；加法器电路的输出端连接一个一位比较器；

其特征在于，所述delta-sigma调制器电路内部的第一至第三运算放大器由三个同种规格的放大器(A2)实现，并且输入时钟电路产生两组占空比不同的两相不交叠时钟信号；所述输入时钟电路包括一个二分频电路、三个两相不交叠时钟电路、一个反相器、两个或门和两个与门电路构成，其中，方波输入信号clkin同时连接到分频器和一个两相不交叠时钟电路，经过两相不交叠时钟电路得到输出信号clk1，clk1d，clk2，clk2d；分频器的输出信号一路直接连接到第二个两相不交叠时钟电路，得到输出信号clkB1，clkB1d，clkB2，clkB2d；分频器的另一路输出信号经过反相器连接第三个两相不交叠时钟电路，得到输出信号clkA1，clkA1d，clkA2，clkA2d；将输出信号clk1和clkB1接到第一个或门电路(Or)的输入端，得到输出信号clkC1；将输出信号clk1d和clkB1d接到另一个或门电路(Or)的输入端，得到输出信号clkC1d；将输出信号clk2和clkB2接到第一个与门电路(AND)的输入端，得到输出信号clkC2；将输出信号clk2d和clkB2d接到另一个与门电路(AND)的输入端，得到输出信号clkC2d；其中，输出信号clkA1，clkA1d，clkA2，clkA2d为两相不交叠时钟信号，频率为Fs，占空比为50％；输出信号clkC1，clkC1d，clkC2，clkC2d为两相不交叠时钟信号，频率为Fs，占空比为25％或75％。