[发明专利]一种开关电容过采样delta-sigma调制器电路

说明书

一种开关电容过采样delta‑sigma调制器电路。本发明是在现有delta‑sigma调制器电路的基础上经过改进实现。将原有不相同的三个三运算放大器改为三个相同的三运算放大器，同时对输入时钟电路进行改进，改进后的输入时钟电路包括一个二分频电路、三个两相不交叠时钟电路、一个反相器、两个或门和两个与门电路构成。输入时钟电路的输出信号为clkA1，clkA1d，clkA2，clkA2d，clkC1，clkC1d，clkC2和clkC2d。其中clkA1，clkA1d，clkA2，clkA2d为两相不交叠时钟信号，频率为Fs，占空比约为50％；clkC1，clkC1d，clkC2，clkC2d为两相不交叠时钟信号，频率为Fs，占空比约为25％(或75％)。

技术领域

本发明涉及一种delta-sigma调制器电路，特别是一种开关电容过采样delta-sigma调制器电路。

背景技术

Delta-sigma调制器是delta-sigma型模数转换器(ADC)的重要组成部分，因其采用了过采样技术且具有噪声整型的特点而获得了高分辨率特性，通常用于音频信号的处理。而基于开关电容技术的delta-sigma调制器电路通过采用比例电容减小PVT效应，保证电路性能。该电路的主要耗能来源于每一级积分的运算放大器电路，且运算放大器的面积也是总电路面积的重要构成部分。另一方面，第一级积分器通常采用较大的采样电容来降低噪声，而电容作为运算放大器的负载会限制运算放大器的运行能力。换句话说较大的电容需要功耗较高的运算放大器去实现delta-sigma调制器的正常工作。

如图1所示为传统的三级开关电容型delta-sigma调制器电路，其由一个运算放大器A1，两个运算放大器A2，反馈电容Cfb，采样电容Cs1,Cs2,Cs3，积分电容Ci1,Ci2,Ci3，若干开关，一个加法器，一个比较器构成。电路的信号包括：差分输入信号Vip,Vin，反馈参考信号Vrefp,Vrefn，共模信号VCM，输入时钟控制信号clkT1,clkT1d,clkT2,clkT2d，反馈时钟信号clk_fb1,clk_fb2，数字输出信号为Dop,Don。其中clkT1,clkT1d,clkT2,clkT2d为两相不交叠时钟信号，频率为Fs，占空比约为50％。输入时钟信号和反馈时钟信号用于对开关的控制，当信号为高时开关为连通状态，当信号为低时开关为断开状态。反馈时钟信号由输出信号Dop,Don与时钟信号clkT1和clkT2通过一定的逻辑关系实现，具体电路实现如图4所示。输出信号Dop,Don分别和时钟信号clkT1做与非运算，经过反相器后得到反馈时钟信号P1,PIB,N1,N1B。时钟信号电路实现如图2所示，其主要由二分频电路和两相不交叠时钟电路构成，输入时钟信号为clkin，频率为2Fs，占空比为50％，输出时钟信号为clkT1,clkT1d,clkT2,clkT2d，时钟信号时序如图3所示。

由时钟时序关系(图3)以及电路连接关系(图1)可知，当clkT1，clkT1d为高且clkT2，clkT2d为低时，对差分输入信号采样；当clkT2，clkT2d为高且clkT1，clkT1d为低时，在采样电容形成的电荷被转移，从而实现输入信号的传输。其中，为保证电路的高性能特性，通常Cs1Cs2和Cs3，且Ci1Ci2和Ci3，因此相比于第二级和第三极积分器中较小的采样电容和积分电容，第一级积分器中要求运算放大器A1采用较大的功耗而且具有足够快的转换速度。

发明内容

本发明目的是解决如何降低delta-sigma调制器电路的功耗和面积的问题，提供一种开关电容过采样delta-sigma调制器电路。

本发明的delta-sigma调制器电路将采用改进的时钟控制信号实现对delta-sigma调制器第一级积分器的控制，进而降低第一级积分器负载电容对放大器功耗的依赖，同时减小整体电路面积。

本发明的技术方案