[发明专利]晶体管器件

说明书

公开了一种晶体管器件。该晶体管器件包括：半导体本体(100)；多个单元区域(1)，各自包括多个晶体管单元(10)，其至少部分地集成在半导体本体(100)中并且各自包括相应的栅极电极(16)；多个布线通道(6)，各自布置在两个或更多个单元区域(1)之间；栅极焊盘(31)，布置在半导体本体的第一表面(101)上方；和多个栅极流道(2)，各自耦合至栅极焊盘并且各自布置在多个布线通道之一中。多个栅极流道中的每个与多个单元区域之一相关联，使得多个单元区域中的每个中的栅极电极连接到相关联的栅极流道，并且多个布线通道中的每个包括两个或更多个平行且彼此间隔开布线的栅极流道。

技术领域

本公开总体上涉及一种晶体管器件，并且更具体地涉及一种具有多个晶体管单元的晶体管。

背景技术

在具有多个晶体管单元、例如MOSFET或IGBT的晶体管器件中，每个晶体管单元均包括栅极电极，其中在每个晶体管单元的栅极电极处接收的驱动电压控制相应晶体管单元的开关状态，其中晶体管单元是导通还是截止取决于晶体管单元的栅极-源极电容两端的电压是高于还是低于阈值电压。晶体管单元从栅极焊盘接收驱动电压，该晶体管单元通过栅极流道连接到该栅极焊盘，其中多个晶体管单元可以连接到同一栅极流道。不可避免的是，每个栅极流道均具有电阻，其中栅极焊盘与相应晶体管单元之间的电阻取决于晶体管单元与栅极流道连接的位置，其中电阻随着栅极焊盘与晶体管单元之间的距离增加而增加。此外，电阻越高，在栅极焊盘处接收到的驱动电压的电压电平改变的时刻与相应晶体管单元的开关状态改变的时刻之间的延迟时间也越长。因此，在连接到相同栅极流道的晶体管单元改变其开关状态的时刻之间，可能存在相当大的时间延迟。这些时间延迟可能导致较早开启的那些晶体管单元过载。

因此，需要更好地控制晶体管器件中的晶体管单元的导通和截止。

发明内容

一个示例涉及一种晶体管器件。该晶体管器件包括：半导体主体；多个单元区域，各自包括多个晶体管单元，多个晶体管单元至少部分地集成在半导体主体中并且各自包括相应的栅极电极；多个布线通道，各自布置在两个或更多个单元区域之间；布置在半导体本体的第一表面上方的栅极焊盘；以及多个栅极流道，各自耦合至该栅极焊盘并且各自布置在多个布线通道之一中。多个栅极流道中的每个与多个单元区域之一相关联，使得多个单元区中的每个单元中的栅极电极连接到相关联的栅极流道。此外，多个布线通道中的每个包括两个或更多个平行且彼此间隔开布线的栅极流道。

另一个示例涉及一种晶体管器件。晶体管器件包括：半导体本体；多个单元区域，各自包括多个晶体管单元，多个晶体管单元至少部分地集成在半导体本体中并且各自包括相应的栅极电极；布置在半导体本体的第一表面上方的栅极焊盘；和多个栅极流道。每个栅极流道具有电容、电阻和传播延迟，可以通过调节电容和电阻中的至少一个来调节传播延迟，其中多个栅极流道中的每个将多个单元区域之一的栅极电极耦合至栅极焊盘。

附图说明

下面参考附图说明示例。附图用来说明某些原理，因此仅示出了理解这些原理所必需的方面。图未按比例绘制。在附图中，相同的附图标记表示相似的特征。

图1示意性地示出了晶体管器件的俯视图，该晶体管器件包括栅极焊盘、多个单元区域和多个栅极流道；

图2示出了图1所示的晶体管器件的改型；

图3示出了图2所示的晶体管器件的改型；

图4A-4C示出了可以在图2或3所示的晶体管器件中实现的电阻器的一个示例；

图5示出了电阻器的另一示例；

图6示出了图1所示的晶体管器件的进一步的改型；

图7示出了图1、2、5或6之一所示的晶体管器件的等效电路图；

图8A-8D示出了连接到同一栅极流道的两个单元区域的晶体管单元；

图9示出了图8D所示的晶体管单元的改型；