[发明专利]存储器系统

权利要求书

1.一种存储器系统，其特征在于包括：

第1存储器，包含：

第1存储单元阵列，能够存储数据；

第1端子，输入对所述第1存储单元阵列的写入数据，输出来自所述第1存储单元阵列的读出数据；

第2端子，输入第1信号，所述第1信号指示输出读出数据的时序；

第1ODT电路，连接于所述第1端子；

第2ODT电路，连接于所述第2端子；

第3端子，输入第2信号；

第2存储器，包含：

第2存储单元阵列，能够存储数据；

第4端子，与所述第1端子共通地连接，输入对所述第2存储单元阵列的写入数据，输出来自所述第2存储单元阵列的读出数据；

第5端子，与所述第2端子共通地连接，输入所述第1信号；

第3ODT电路，连接于所述第4端子；

第4ODT电路，连接于所述第5端子；

第6端子，输入所述第2信号；及

控制器，能够将所述第1信号、所述第2信号及写入数据发送至所述第1存储器及所述第2存储器，能够从所述第1存储器及所述第2存储器接收读出数据；且

所述控制器在对所述第1存储器指示写入动作或读出动作的情况下，切换对所述第2存储器的所述第6端子供给的所述第2信号的逻辑电平；

当切换对所述第6端子供给的所述第2信号的逻辑电平时，所述第2存储器在所述第1信号处于第1逻辑电平的情况下，将所述第3ODT电路接通并且将所述第4ODT电路断开，在所述第1信号处于第2逻辑电平的情况下，将所述第3ODT电路及所述第4ODT电路接通。

2.根据权利要求1所述的存储器系统，其特征在于：

所述控制器是：

在对所述第1存储器指示所述写入动作的情况下，当切换所述第2信号的逻辑电平时，将所述第1信号设为所述第1逻辑电平；

在对所述第1存储器指示所述读出动作的情况下，当切换所述第2信号的逻辑电平时，将所述第1信号设为所述第2逻辑电平。

3.根据权利要求2所述的存储器系统，其特征在于：

在对所述第1存储器指示所述读出动作的情况下，

所述控制器将所述第2信号设为有效后，使所述第1信号连续反转，

所述第1存储器在所述第2信号有效的期间中，与所述第1信号的反转同步输出所述读出数据。

4.根据权利要求3所述的存储器系统，其特征在于：

所述控制器于所述读出动作，

在第1期间，维持所述第1信号的逻辑电平，

从所述第1期间开始至结束为止之间，将所述第2信号设为有效，

在接续所述第1期间的第2期间，使所述第1信号连续反转。

5.根据权利要求4所述的存储器系统，其特征在于：

所述第1期间为25nsec以上，

所述控制器于所述读出动作，从所述第1期间开始后经过5nsec以上，将所述第2信号设为有效。

6.根据权利要求1所述的存储器系统，其特征在于：

所述第2信号为非同步信号。

7.根据权利要求1所述的存储器系统，其特征在于：

所述第6端子与所述第3端子共通地连接。

8.根据权利要求1所述的存储器系统，其特征在于：

所述第2信号也作为指示写入动作的禁止的信号发挥功能。

9.根据权利要求1所述的存储器系统，其特征在于：

所述控制器对所述第2存储器指示参数设定动作，

所述第2存储器是：在所述参数设定动作前，基于所述第2信号，防止所述写入动作，在所述参数设定动作后，基于所述第2信号控制所述第3ODT电路及所述第4ODT电路。

10.根据权利要求1所述的存储器系统，其特征在于：

所述第2存储器是在所述第2存储器启动时，基于所述第2信号，防止所述写入动作。