[发明专利]一种刻蚀工艺及3D NAND的制作工艺有效
申请号: | 202011075167.6 | 申请日: | 2020-10-09 |
公开(公告)号: | CN112216702B | 公开(公告)日: | 2022-03-29 |
发明(设计)人: | 高毅;王乐 | 申请(专利权)人: | 长江存储科技有限责任公司 |
主分类号: | H01L27/1157 | 分类号: | H01L27/1157;H01L27/11582 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 梁文惠 |
地址: | 430074 湖北省武*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 刻蚀 工艺 nand 制作 | ||
1.一种刻蚀工艺,其特征在于,包括:
步骤S1,提供具有沟道孔的衬底堆叠结构并在所述沟道孔的底部形成外延层(30);
步骤S2,在所述沟道孔的侧壁和所述衬底堆叠结构的顶部设置功能层结构,所述功能层结构的多晶硅层(51)裸露,所述功能层结构为SONO结构层;
步骤S3,采用干法刻蚀对所述功能层结构(50)底部的多晶硅层(51)进行刻蚀,且所述干法刻蚀为等离子体刻蚀,所述等离子体刻蚀采用源射频功率源和偏压射频功率源同步脉冲进行等离子体发生;以及
步骤S4,采用干法化学刻蚀对所述沟道孔底部的所述功能层结构(50)进行刻蚀以使所述外延层(30)裸露,
所述步骤S3包括:
步骤S31,沉积碳掩膜层(60),所述碳掩膜层(60)设置在所述衬底堆叠结构的顶部的所述多晶硅层(51)上以及所述沟道孔侧壁对应的部分所述多晶硅层(51)上;
步骤S32,采用干法刻蚀对设置了所述碳掩膜层(60)的所述功能层结构(50)底部的多晶硅层进行第一次刻蚀;
步骤S33,去除所述碳掩膜层(60);
步骤S34,依次重复所述步骤S31至步骤S34至所述沟道孔底部的多晶硅层(51)完全去除。
2.根据权利要求1所述的刻蚀工艺,其特征在于,所述步骤S31包括:
向所述多晶硅层(51)上通入含碳气体并进行等离子体处理以形成所述碳掩膜层(60)。
3.根据权利要求2所述的刻蚀工艺,其特征在于,所述含碳气体为甲烷、乙烷、丙烷、乙烯、丙烯、一氟甲烷、二氟甲烷、三氟甲烷中的任意一种或多种。
4.根据权利要求1所述的刻蚀工艺,其特征在于,所述干法刻蚀的刻蚀气体包括NF3、CH2F2、CHF3和C4F6中的任意一种或多种的组合。
5.根据权利要求1所述的刻蚀工艺,其特征在于,所述衬底堆叠结构为双堆叠结构。
6.根据权利要求5所述的刻蚀工艺,其特征在于,所述步骤S1包括:
在衬底(20)上形成第一堆叠结构(10),所述第一堆叠结构(10)包括沿远离所述衬底(20)的方向交替层叠的第一牺牲层(110)和第一隔离层(120);
顺序刻蚀所述第一堆叠结构(10)和所述衬底(20),以形成贯穿所述第一堆叠结构(10)的第一沟道孔(130)以及位于所述衬底(20)中的凹槽(210),所述凹槽(210)与所述第一沟道孔(130)连通;
在所述凹槽(210)表面进行选择性外延生长,以在所述第一沟道孔(130)和所述凹槽(210)中形成所述外延层(30);
在所述第一堆叠结构(10)上形成第二堆叠结构(40),所述第二堆叠结构(40)包括沿远离所述衬底(20)的方向交替层叠的第二牺牲层(410)和第二隔离层(420),形成贯穿所述第二堆叠结构(40)的第二沟道孔(430),以使所述第二沟道孔(430)与所述第一沟道孔(130)连通,所述第一沟道孔(130)与所述第二沟道孔(430)构成所述沟道孔。
7.根据权利要求1所述的刻蚀工艺,其特征在于,所述步骤S2包括:
在所述沟道孔底部、侧壁和所述衬底堆叠结构的顶部依次沉积氧化硅层、氮化硅层、氧化硅层和多晶硅层(51),形成所述功能层结构(50)。
8.一种3D NAND的制作工艺,其特征在于,所述制作工艺包括:
利用刻蚀工艺打通衬底堆叠结构的沟道孔中的功能层结构(50),其中所述刻蚀工艺为权利要求1至7中任一项所述的刻蚀工艺;
在所述沟道孔中形成沟道层;
去除衬底堆叠结构中的牺牲层,并在对应所述牺牲层的位置形成栅极层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司,未经长江存储科技有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011075167.6/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的