[发明专利]数据储存装置与数据处理方法

权利要求书

1.一种存储器控制器，耦接一主机装置与一快闪存储器装置，用以存取该快闪存储器装置，包括：

一缓冲存储器，包括至少一第一快取存储器与一第二快取存储器；以及

一微处理器，用以控制对该快闪存储器装置的存取，

其中该微处理器取得该快闪存储器装置于一第一操作周期所对应的一空区块数量，根据该空区块数量决定一写入速度补偿量，根据该写入速度补偿量与一平衡速度决定一目标写入速度，并且根据该目标写入速度决定一目标垃圾回收速度，

其中该微处理器更于该第一操作周期根据该目标写入速度处理接收自该主机装置之一或多个写入指令，以及于该第一操作周期根据该目标垃圾回收速度执行至少一垃圾回收操作。

2.如权利要求1所述的存储器控制器，其特征在于，该微处理器更根据该目标写入速度与该目标垃圾回收速度配置于该第一操作周期所使用的该第一快取存储器的大小与该第二快取存储器的大小，该第一快取存储器用以暂存来自该主机装置的写入数据以辅助该微处理器执行该一或多个写入指令，并且该第二快取存储器用以辅助该微处理器执行该至少一垃圾回收操作。

3.如权利要求1所述的存储器控制器，其特征在于，该微处理器更取得一第二操作周期所对应的该空区块数量，根据该空区块数量重新决定该写入速度补偿量，根据重新决定的该写入速度补偿量与该平衡速度重新决定该目标写入速度，并且根据重新决定的该目标写入速度重新决定该目标垃圾回收速度，并且其中该微处理器更于该第二操作周期根据重新决定的该目标写入速度处理接收自该主机装置之一或多个写入指令，以及于该第二操作周期根据重新决定的该目标垃圾回收速度执行该至少一垃圾回收操作。

4.如权利要求3所述的存储器控制器，其特征在于，于该第一操作周期决定的该目标写入速度与于该第二操作周期重新决定的该目标写入速度不同。

5.如权利要求3所述的存储器控制器，其特征在于，于该第一操作周期决定的该目标垃圾回收速度与于该第二操作周期重新决定的该目标垃圾回收速度不同。

6.如权利要求1所述的存储器控制器，其特征在于，该平衡速度与该存储器装置的一读取速度相关。

7.如权利要求1所述的存储器控制器，其特征在于，该平衡速度与该存储器装置的一写入速度相关。

8.一种数据处理方法，适用于一数据储存装置，该数据储存装置包括一存储器装置与一存储器控制器，该存储器装置包括多个存储器区块，该等存储器区块包括多空区块，该方法包括：

取得一第一操作周期所对应的一空区块数量；

根据该空区块数量决定一写入速度补偿量；

根据该写入速度补偿量与一平衡速度决定一目标写入速度；

根据该目标写入速度决定一目标垃圾回收速度；

于该第一操作周期根据该目标写入速度处理接收自一主机装置之一或多个写入指令；以及

于该第一操作周期根据该目标垃圾回收速度执行至少一垃圾回收操作。

9.如权利要求8所述的数据处理方法，其特征在于，还包括：

根据该目标写入速度配置于该第一操作周期所使用的一第一快取存储器的大小，其中该第一快取存储器用以暂存来自该主机装置的写入数据以辅助该存储器控制器执行该一或多个写入指令；以及

根据该目标垃圾回收速度配置于该第一操作周期所使用的一第二快取存储器的大小，其中该第二快取存储器用以辅助该存储器控制器执行该至少一垃圾回收操作。