[发明专利]数据储存装置与数据处理方法

说明书

本发明涉及一种存储器控制器，用以存取快闪存储器装置，包括一缓冲存储器以及一微处理器。缓冲存储器包括至少一第一快取存储器与一第二快取存储器。微处理器用以控制对快闪存储器装置的存取。微处理器取得快闪存储器装置于第一操作周期所对应的空区块数量，根据空区块数量决定一写入速度补偿量，根据写入速度补偿量与一平衡速度决定一目标写入速度，并且根据目标写入速度决定一目标垃圾回收速度。微处理器更于第一操作周期根据目标写入速度处理接收自主机装置之一或多个写入指令，以及于第一操作周期根据目标垃圾回收速度执行至少一垃圾回收操作。

技术领域

本发明有关于一种数据处理方法，尤指一种可有效控制存储器装置的写入速度以避免产生显著写入延迟的数据处理方法。

背景技术

随着数据储存装置的科技在近几年快速地成长，许多数据储存装置，如符合安全数位(Secure Digital，缩写为SD)/多媒体卡(Multi Media Card，缩写为MMC)规格、复合式快闪存储器(Compact flash，缩写为CF)规格、记忆条(Memory Stick，缩写为MS)规格与极数位(Extreme Digital，缩写为XD)规格的记忆卡、固态硬碟、嵌入式多媒体记忆卡(embedded Multi Media Card，缩写为eMMC)以及通用快闪存储器储存(Universal FlashStorage，缩写为UFS)已经广泛地被应用在多种用途上。因此，在这些数据储存装置上，有效率的存取控制也变成一个重要的议题。

为了提高数据储存装置的存取效能，并避免产生显著的写入延迟而导致使用者感受不佳，本发明提出一种新颖的数据处理方法，可有效控制存储器装置的写入速度，使写入速度可保持稳定且不会因为垃圾回收(Garbage Collection，缩写GC)的操作的执行而大幅降低，藉此可避免产生显著的写入延迟。

发明内容

本发明之一目的在于提供一种新颖的数据处理方法，藉由控制写入速度与控制垃圾回收速度的比例控制空区块数量，进而达到稳定空区块数量的效果。当空区块数量保持稳定，写入速度可对应地保持稳定而不会因为垃圾回收的操作的执行而大幅下降，因此可避免显著写入延迟的产生。

根据本发明之一实施例，一种存储器控制器，耦接一主机装置与一快闪存储器装置，用以存取快闪存储器装置，包括一缓冲存储器以及一微处理器。缓冲存储器包括至少一第一快取存储器与一第二快取存储器。微处理器用以控制对快闪存储器装置的存取。微处理器取得快闪存储器装置于第一操作周期所对应的空区块数量，根据空区块数量决定一写入速度补偿量，根据写入速度补偿量与一平衡速度决定一目标写入速度，并且根据目标写入速度决定一目标垃圾回收速度。微处理器更于第一操作周期根据目标写入速度处理接收自主机装置之一或多个写入指令，以及于第一操作周期根据目标垃圾回收速度执行至少一垃圾回收操作。

根据本发明之另一实施例，一种数据处理方法，适用于包括一存储器装置以及一存储器控制器之一数据储存装置，存储器装置包括多个存储器区块，该方法包括：取得一第一操作周期所对应的一空区块数量；根据空区块数量决定一写入速度补偿量；根据写入速度补偿量与一平衡速度决定一目标写入速度；根据目标写入速度决定一目标垃圾回收速度；于第一操作周期根据目标写入速度处理接收自一主机装置之一或多个写入指令；以及于第一操作周期根据目标垃圾回收速度执行至少一垃圾回收操作。

根据本发明之另一实施例，一种数据储存装置，耦接一主机装置，包括一快闪存储器装置以及一存储器控制器。快闪存储器装置包括多个存储器区块。存储器区块包括多个空区块。存储器控制器耦接快闪存储器装置，用以存取快闪存储器装置。存储器控制器取得一操作周期所对应的一空区块数量，根据空区块数量决定一写入速度补偿量，根据写入速度补偿量与一平衡速度决定一目标写入速度，并且根据目标写入速度决定一目标垃圾回收速度。存储器控制器更于所述操作周期根据目标写入速度处理接收自主机装置之一或多个写入指令，以及于所述操作周期根据目标垃圾回收速度执行至少一垃圾回收操作。

附图说明

图1是显示根据本发明之一实施例所述的数据储存装置的示意图。