[发明专利]延迟控制装置和可调延迟装置

权利要求书

1.一种延迟控制装置，用于控制一延迟电路，其特征在于，包括：

一振荡器，根据一外部时脉信号来产生一内部时脉信号；

一计数器，根据所述内部时脉信号来产生一累计信号，其中所述计数器是由所述外部时脉信号来选择性地进行重设；以及

一输出控制电路，根据所述累计信号来产生一延迟指示信号，其中所述延迟电路的一延迟时间是根据所述延迟指示信号来进行调整。

2.如权利要求1所述的延迟控制装置，其特征在于，所述振荡器包括：

一与非门，其中所述与非门的第一输入端是用于接收所述外部时脉信号，所述与非门的第二输入端是耦接至一第一节点，而所述与非门的输出端是耦接至一第二节点；

一第一反相器，其中所述第一反相器的输入端是耦接至所述第二节点，而所述第一反相器的输出端是耦接至一第三节点；以及

一第二反相器，其中所述第二反相器的输入端是耦接至所述第三节点，而所述第二反相器的输出端是耦接至所述第一节点以输出所述内部时脉信号。

3.如权利要求1所述的延迟控制装置，其特征在于，所述累计信号包括一第一位、一第二位、一第三位，以及一第四位。

4.如权利要求3所述的延迟控制装置，其特征在于，所述计数器包括：

一第一D型正反器，其中所述第一D型正反器的时脉端是用于接收所述内部时脉信号，所述第一D型正反器的反相重设端是用于接收所述外部时脉信号，所述第一D型正反器的数据端是耦接至一第四节点，而所述第一D型正反器的输出端是耦接至一第五节点以输出所述第一位；以及

一第三反相器，其中所述第三反相器的输入端是耦接至所述第五节点，而所述第三反相器的输出端是耦接至所述第四节点。

5.如权利要求4所述的延迟控制装置，其特征在于，所述计数器更包括：

一第一异或门，其中所述第一异或门的第一输入端是耦接至一第六节点，所述第一异或门的第二输入端是耦接至所述第五节点，而所述第一异或门的输出端是耦接至一第七节点；以及

一第二D型正反器，其中所述第二D型正反器的时脉端是用于接收所述内部时脉信号，所述第二D型正反器的反相重设端是用于接收所述外部时脉信号，所述第二D型正反器的数据端是耦接至所述第七节点，而所述第二D型正反器的输出端是耦接至所述第六节点以输出所述第二位。

6.如权利要求5所述的延迟控制装置，其特征在于，所述计数器更包括：

一第一与门，被配置为接收所述第一位与所述第二位，且所述第一与门的输出端是耦接至一第八节点；

一第二异或门，其中所述第二异或门的第一输入端是耦接至一第九节点，所述第二异或门的第二输入端是耦接至所述第八节点，而所述第二异或门的输出端是耦接至一第十节点；以及

一第三D型正反器，其中所述第三D型正反器的时脉端是用于接收所述内部时脉信号，所述第三D型正反器的反相重设端是用于接收所述外部时脉信号，所述第三D型正反器的数据端是耦接至所述第十节点，而所述第三D型正反器的输出端是耦接至所述第九节点以输出所述第三位。

7.如权利要求6所述的延迟控制装置，其特征在于，所述计数器更包括：

一第二与门，其中所述第二与门的第一输入端是耦接至所述第八节点，所述第二与门的第二输入端是用于接收所述第三位，而所述第二与门的输出端是耦接至一第十一节点；

一第三异或门，其中所述第三异或门的第一输入端是耦接至一第十二节点，所述第三异或门的第二输入端是耦接至所述第十一节点，而所述第三异或门的输出端是耦接至一第十三节点；以及

一第四D型正反器，其中所述第四D型正反器的时脉端是用于接收所述内部时脉信号，所述第四D型正反器的反相重设端是用于接收所述外部时脉信号，所述第四D型正反器的数据端是耦接至所述第十三节点，而所述第四D型正反器的输出端是耦接至所述第十二节点以输出所述第四位。

8.如权利要求3所述的延迟控制装置，其特征在于，所述延迟指示信号包括一暂时位、一低速位、一中速位，以及一高速位。