[发明专利]延迟控制装置和可调延迟装置在审
申请号: | 202011077721.4 | 申请日: | 2020-10-10 |
公开(公告)号: | CN114070272A | 公开(公告)日: | 2022-02-18 |
发明(设计)人: | 周彦佑 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | H03K5/133 | 分类号: | H03K5/133 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 单晓双;叶明川 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 延迟 控制 装置 可调 | ||
本申请提供一种延迟控制装置和可调延迟装置,所述延迟控制装置,用于控制一延迟电路,并包括:一振荡器、一计数器,以及一输出控制电路。振荡器是根据一外部时脉信号来产生一内部时脉信号。计数器是根据内部时脉信号来产生一累计信号,其中计数器是由外部时脉信号来选择性地进行重设。输出控制电路是根据累计信号来产生一延迟指示信号,其中延迟电路的一延迟时间是根据延迟指示信号来进行调整。本申请可避免PVT变异的影响与对不同位置处的电路所产生的不同延迟时间进行补偿。
技术领域
本发明是关于一种延迟控制装置,特别是关于一种可最佳化延迟时间的延迟控制装置。
背景技术
在一般延迟电路中,由于有工艺(Process)、电压(Voltage),以及温度(Temperature)的变异(以下简称为“PVT变异”),所产生的延迟时间存在明显的变异。为了解决此问题,一种可以感测PVT变异的延迟电路被提出。然而,这样的延迟电路仍然无法改善不同位置处的电路会产生不一致的延迟时间的问题,此非理想特性将造成相关电路的整体效能下滑。举例来说,于存储器装置中,若采用现有的延迟电路,多个存储库(bank)的延迟时间(例如列控制器至行控制器传输延迟,tRCD)可能存在明显的变异,为此需要将延迟时间的规格设定地更大,导致数据的输出缺乏效率。为了改善此问题,一种具有多个分散式的振荡器的延迟电路被提出,然而这些振荡器的输入与输出均耦接至计数器,导致所产生的延迟时间仍受到PVT变异而影响。有鉴于此,势必要提出一种全新的解决方案,以克服现有技术所面临的问题。
发明内容
本发明提出一种延迟控制装置与可调延迟装置,其振荡器与计数器均耦接至外部时脉信号,由此可避免PVT变异的影响与对不同位置处的电路所产生的不同延迟时间进行补偿,以解决现有技术所面临的问题。
在较佳实施例中,本发明提出一种延迟控制装置,用于控制一延迟电路,并包括:一振荡器,根据一外部时脉信号来产生一内部时脉信号;一计数器,根据该内部时脉信号来产生一累计信号,其中该计数器是由该外部时脉信号来选择性地进行重设;以及一输出控制电路,根据该累计信号来产生一延迟指示信号,其中该延迟电路的一延迟时间是根据该延迟指示信号来进行调整。
在另一较佳实施例中,本发明提出一种可调延迟装置,包括:一振荡器,根据一外部时脉信号来产生一内部时脉信号;一计数器,根据该内部时脉信号来产生一累计信号,其中该计数器是由该外部时脉信号来选择性地进行重设;一输出控制电路,根据该累计信号来产生一延迟指示信号;以及一延迟电路,其中该延迟电路的一延迟时间是根据该延迟指示信号来进行调整。
根据本发明所提出的延迟控制装置与可调延迟装置,其振荡器耦接至外部时脉信号,且计数器由外部时脉信号来选择性地进行重设,由此,即使存在PVT变异或位于不同位置,延迟控制装置仍可最佳化延迟电路的延迟时间,从而可改善相关电路的整体操作性能。
附图说明
图1是显示根据本发明一实施例的延迟控制装置的示意图。
图2是显示根据本发明一实施例所述的振荡器的示意图。
图3是显示根据本发明一实施例所述的计数器的示意图。
图4是显示根据本发明一实施例的输出控制电路的示意图。
图5是显示根据本发明一实施例所述的延迟电路的示意图。
图6是显示根据本发明一实施例的可调延迟装置的示意图。
图7是显示根据本发明一实施例的存储器装置的示意图。
【符号说明】
100:延迟控制装置;
110:振荡器;
120:计数器;
130:输出控制电路;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011077721.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:数据储存装置与数据处理方法
- 下一篇:具有包括多个区的漏极阱的集成电路