[发明专利]一种快速响应的数字低压差稳压器

说明书

本发明公开了一种快速响应的数字低压差稳压器，涉及新一代信息技术。针对现有技术中瞬态响应问题提出本方案，包括：粗调节移位寄存器、粗调PMOS功率管阵列、细调节移位寄存器、细调PMOS功率管阵列、电压死区逻辑单元、第一比较器、电流缓冲器以及带有开关补偿电阻的高通网络；以及对应组成的粗调节数字环路、细调节数字环路和增强型模拟辅助环路。优点在于，在低工作电压中实现快速的瞬态响应。在瞬态响应中，增强型模拟辅助环路可以抽取更多粗调PMOS功率管阵列的栅极电容上的电荷，降低栅极电压，获得更多的瞬态补偿电流，防止输出电压出现大的过冲和下冲。稳定状态下，来自粗调PMOS功率管阵列和细调PMOS功率管阵列的漏极电流之和与负载电流相匹配。

技术领域

本发明涉及一种数字稳压器，尤其涉及一种快速响应的数字低压差稳压器。

背景技术

低压差线性稳压器(LDO)在现代IC设计中发挥着举足轻重的作用，系统的低噪声和稳定的电压调节能力需要LDO作为支撑。最近，完全集成的LDO被广泛用于现代SoC中，以向不同的功能模块分配不同的电压。当电源电压下降至近阈值电压水平时，传统的模拟LDO(ALDO)的性能将下降，这是由于ALDO里的模拟误差放大器难以实现高环路增益。而近年提出的数字LDO(DLDO)能够更好的工作在低的电源电压下，此外，较好的工艺可迁移性、良好的系统稳定性和不错的PVT抗干扰性使它们更适合细粒度的电源管理系统设计。

DLDO主要由时钟比较器，数字控制器和PMOS开关阵列组成。在传统的DLDO中，如图1所示，数字控制器是一组串行的移位寄存器。PMOS开关阵列的栅极电压由来自移位寄存器并行输出的温度计型编码调节。但是，为了实现快速响应，需要使用较高频的时钟，而这会导致DLDO的功耗增加。为了应对这个速度与功耗的折衷，有学者提出了一种具有多位ADC的控制方案，如图2所示。然而，在电流负载变化和第一个工作时钟上升沿的时间间隔内(Δt_D)，该方案的控制器仍然处于非工作状态，如图3所示。在最坏的情况下，会导致大约一个时钟周期间隔的非工作状态。为了解决这个问题，有学者提出一种混合型LDO，如图4所示，其中的模拟部分无需数字控制器即可异步检测负载的跳变。但是，该方案的模拟部分在低电源电压下无法正常工作，影响了整体的性能。为了保持DLDO在低电源电压下工作，有学者在DLDO中添加了一个无源模拟辅助环路，如图5所示，该方案将无源高通滤波器插入环路中(R_CC_C)，以快速检测输出电压的瞬态跳变，从而改善了速度和功耗之间的权衡。但是，该无源模拟辅助环路仅具有较小的环路增益(1)，而且使用了较大的电容(100pF)，在改善瞬态响应和减小芯片面积方面仍有较大的提升空间。

发明内容

本发明目的在于提供一种快速响应的数字低压差稳压器，以解决上述现有技术存在的问题。

本发明所述的一种快速响应的数字低压差稳压器，包括：粗调节移位寄存器、粗调PMOS功率管阵列、细调节移位寄存器、细调PMOS功率管阵列、电压死区逻辑单元、第一比较器、电流缓冲器以及带有开关补偿电阻的高通网络；

所述粗调节移位寄存器的输出端连接粗调PMOS功率管阵列的输入端，粗调PMOS功率管阵列输出端为电压输出端，电压输出端反馈至所述电压死区逻辑单元的输入端和所述第一比较器的输入端，电压死区逻辑单元的一个输出端CLK_C接入所述粗调节移位寄存器的时钟输入端，第一比较器的输出端接入所述粗调节移位寄存器的信号选择端，形成粗调节数字环路；输出电压处于电压死区外时，第一比较器激活粗调节数字环路；

所述细调节移位寄存器的输出端连接细调PMOS功率管阵列的输入端，细调PMOS功率管阵列输出端接入电压输出端，电压死区逻辑单元的另一个输出端CLK_F接入所述细调节移位寄存器的时钟输入端，第一比较器的输出端接入所述细调节移位寄存器的信号选择端，形成细调节数字环路；输出电压处于电压死区内时，第一比较器激活细调节数字环路；

所述的电流缓冲器前置一电容后连接所述粗调PMOS功率管阵列中的反相器电流输出端，所述的电流缓冲器后置另一电容后连接电压输出端，形成增强型模拟辅助环路；