[发明专利]GOA电路及显示面板

权利要求书

1.一种GOA电路，其特征在于，包括N个级联的GOA单元，N为正整数，每一级所述GOA单元包括上拉控制模块、上拉模块和下拉模块；

所述上拉控制模块接入第N-2级扫描信号和第一恒压高电位，并连接第一节点，用于在所述第N-2级扫描信号的控制下，将所述第一节点的电位上拉至所述第一恒压高电位；

所述上拉模块接入第N条时钟信号和第二恒压高电位，并连接所述第一节点，用于在所述第一节点的控制下，利用所述第N条时钟信号使第N级扫描信号输出所述第二恒压高电位，其中，所述第二恒压高电位大于所述第一恒压高电位；

所述下拉模块接入第N+2条时钟信号、第一恒压高电位、恒压低电位和第N级扫描信号输出端，并连接所述第一节点，用于在所述第一恒压高电位的控制下，利用所述第N+2条时钟信号将所述第一节点和所述第N级扫描信号输出端的电位下拉至所述恒压低电位。

2.如权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括第一薄膜晶体管，所述第一薄膜晶体管的栅极连接所述第N-2级扫描信号输出端，所述第一薄膜晶体管的源极接入所述第一恒压高电位，所述第一薄膜晶体管的漏极连接所述第一节点。

3.如权利要求1所述的GOA电路，其特征在于，所述上拉模块包括第二薄膜晶体管、第七薄膜晶体管、第九薄膜晶体管和第一电容；

所述第二薄膜晶体管的栅极连接所述第一节点，所述第二薄膜晶体管的源极接入所述第N条时钟信号，所述第二薄膜晶体管的漏极连接所述第一电容的第一端，所述第一电容的第二端连接第二节点；

所述第七薄膜晶体管的栅极接入所述第一恒压高电位，所述第七薄膜晶体管的漏极连接所述第一节点，所述第七薄膜晶体管的源极连接所述第二节点；

所述第九薄膜晶体管的栅极连接所述第二节点，所述第九薄膜晶体管的源极接入所述第二恒压高电位，所述第九薄膜晶体管的漏极连接所述第N级扫描信号输出端。

4.如权利要求1所述的GOA电路，其特征在于，所述下拉模块包括第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第八薄膜晶体管和第十薄膜晶体管，其中：

所述第三薄膜晶体管的栅极接入所述第一恒压高电位，所述第三薄膜晶体管的源极接入所述第N+2条时钟信号，所述第三薄膜晶体管的漏极连接第四节点；

所述第四薄膜晶体管的栅极连接所述第四节点，所述第四薄膜晶体管的源极接入所述恒压低电位，所述第四薄膜晶体管的漏极连接所述第一节点；

所述第五薄膜晶体管的栅极连接第三节点，所述第五薄膜晶体管的源极接入所述恒压低电位，所述第五薄膜晶体管的漏极连接所述第一节点；

所述第八薄膜晶体管的栅极连接所述第四节点，所述第八薄膜晶体管的源极接入所述第一恒压高电位，所述第八薄膜晶体管的漏极连接所述第三节点；

所述第十薄膜晶体管的栅极连接所述第三节点，所述第十薄膜晶体管的源极接入所述恒压低电位，所述第十薄膜晶体管的漏极连接所述第N级扫描信号输出端。

5.如权利要求4所述的GOA电路，其特征在于，所述GOA单元还包括节点控制模块和第二电容；

所述节点控制模块包括第六薄膜晶体管，所述第六薄膜晶体管的栅极连接所述第一节点，所述第六薄膜晶体管的源极接入所述恒压低电位，所述第六薄膜晶体管的漏极连接所述第三节点；

所述第二电容的第一端接入所述恒压低电位，所述第二电容的第二端连接所述第三节点。

6.如权利要求4所述的GOA电路，其特征在于，所述GOA单元还包括全局控制模块，所述全局控制模块包括第十一薄膜晶体管、第十二薄膜晶体管和第十三薄膜晶体管；

所述第十一薄膜晶体管的栅极和漏极连接并接入第一全局控制信号，所述第十一薄膜晶体管的源极连接所述第N级扫描信号输出端；

所述第十二薄膜晶体管的栅极接入所述第一全局控制信号，所述第十二薄膜晶体管的源极接入所述恒压低电位，所述第十二薄膜晶体管的漏极连接所述第三节点；

所述第十三薄膜晶体管的栅极接入第十三全局控制信号，所述第十三薄膜晶体管的源极接入所述恒压低电位，所述第十三薄膜晶体管的漏极连接所述第N级扫描信号输出端。