[发明专利]金属内连线结构及其制作方法

说明书

本发明公开一种金属内连线结构及其制作方法，其中该金属内连线结构主要包含第一金属内连线设于一基底上的一金属间介电层内且第一金属内连线上表面切齐金属间介电层上表面、一第二金属内连线设于第一金属内连线上以及一遮盖层设于第一金属内连线以及第二金属内连线之间，其中遮盖层包含一导电层以及U形接触该第一金属内连线以及该第二金属内连线。

本申请是中国发明专利申请(申请号：201810933058.X，申请日：2018年08月16日，发明名称：金属内连线结构及其制作方法)的分案申请。

技术领域

本发明涉及一种金属内连线结构，尤其是涉及一种具有不同厚度遮盖层的金属内连线结构。

背景技术

随着集成电路的集成度(integration)增加以及高性能的需求，低电阻的多重金属内连线(multilevel interconnects)的制作便逐渐成为许多半导体集成电路制作工艺所必须采用的方式。而铜双镶嵌(dual damascene)技术搭配低介电常数材料所构成的金属间介电层(inter-metal dielectric,IMD)是目前最受欢迎的金属内连线制作工艺组合，尤其针对高集成度、高速逻辑集成电路芯片制造以及0.18微米以下的深次微米(deep sub-micro)半导体制作工艺，铜金属双镶嵌内连线技术在集成电路制作工艺中已日益重要，而且势必将成为下一世代半导体制作工艺的标准内连线技术。

然而在现今铜金属双镶嵌内连线制作工艺中可能因蚀刻制作工艺的因素使接触洞导体(via conductor)底部靠近下方沟槽导体(trench conductor)的位置发生铜金属不连续(discontinuous)的情形，进而影响元件效能。因此如何改良方前金属内连线制作工艺以解决此问题即为现今一重要课题。

发明内容

本发明一实施例揭露一种制作金属内连线结构的方法。首先形成一第一金属内连线于一基底上的一第一金属间介电层内，然后形成一遮盖层于第一金属内连线上，形成一第二金属间介电层于遮盖层上，进行一第一蚀刻制作工艺去除部分第二金属间介电层以形成一开口，进行一等离子体处理制作工艺，再进行一第二蚀刻制作工艺去除部分遮盖层。

本发明另一实施例揭露一种金属内连线结构，其主要包含第一金属内连线设于一基底上的一金属间介电层内且第一金属内连线上表面切齐金属间介电层上表面、一第二金属内连线设于第一金属内连线上以及一遮盖层设于第一金属内连线以及第二金属内连线之间，其中遮盖层包含一导电层以及U形接触该第一金属内连线以及该第二金属内连线。

附图说明

图1至图5为本发明优选实施例制作一金属内连线结构的方法示意图；

图6为本发明一实施例的一金属内连线结构的结构示意图。

主要元件符号说明

12 基底 14 层间介电层

16 第一金属间介电层 18 金属内连线

20 阻障层 22 衬垫层

24 金属层 26 遮盖层

28 停止层 30 第二金属间介电层

32 图案化掩模 34 第一蚀刻制作工艺

36 开口 38 聚合物

40 等离子体处理制作工艺 42 第二蚀刻制作工艺