[发明专利]一种沟槽型MOSFET的制造方法及其结构

说明书

本发明公开一种沟槽型MOSFET的制造方法及其结构。该方法中形成栅极导体与屏蔽导体之间绝缘层的方法，包括如下步骤：在沟槽侧壁、屏蔽导体上方以及外延半导体层表面，形成一层第一氧化物；在所述第一氧化物表面形成一层氮化物；在沟槽内部以及外延半导体层上氮化物的上方沉积第二氧化物；将所述外延半导体层上氮化物的上方沉积的第二氧化物去除；将沟槽上部的第二氧化物去除；将外延半导体层上方以及沟槽上部的氮化物去除；将外延半导体层表面以及沟槽上部的第一氧化物去除。采用该方法得到的栅极导体与屏蔽导体之间三层的绝缘层结构，其厚度将变得更厚且更易于控制，有助于改善寄生输入电容，进而改善器件在应用时的切换损失。

技术领域

本发明涉及半导体技术，更具体地，涉及一种沟槽型MOSFET结构及制造沟槽型MOSFET的方法。

背景技术

金属-氧化物半导体场效应晶体管，简称为金氧半场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET）被广泛地应用于电力装置的开关组件，例如电源供应器、整流器或者低压马达控制器等。现有的MOSFET多采用垂直结构的设计，例如沟槽型MOSFET，以提升组件密度。目前业界主要采用屏蔽栅极式金氧半场效应晶体管结构来改善沟槽型MOSFET结构中栅极-源极电容过高的问题，采用屏蔽栅极式金氧半场效应晶体管结构提高了晶体管的截止电压，并可降低开关损耗。

屏蔽栅极式金氧半场效应晶体管的其中一种结构是将沟槽型MOSFET的栅极与屏蔽电极以介电层或氧化层隔开，从而分为两个点位。位于上方的栅极用于金氧半场效应晶体管的通道形成，位于下方的电极则电性连接至源级电位，栅极与源级通过介电层或氧化层相互绝缘。栅极电极和屏蔽电极通过介电层或氧化层而彼此绝缘，该介电层被称之为极间电介质或IED。IED必须具有足够的质量和厚度，用于改善寄生输入电容，也改善器件在应用时的切换损失。

现有技术中，确保足够厚度和足够可靠的高质量IED以提供需要的电学特性，在形成栅极电极与屏蔽电极之间的IED层时，常采用的制造方法有两种。一种制造方式是在沉积或是氧化生成栅极氧化层的时候，源级与栅极间的隔离氧化层同时生成，此方法制程简单，但是却会使隔离氧化层厚度较薄，且隔离氧化层的均匀性不受控制，而使得栅极与源级间的绝缘不良，芯片良率偏低。另一种制造方法是，多一道制程来沉积一层厚的氧化层，然后再以回蚀刻至栅极所设定的深度，接着再形成栅极氧化层及进行栅极多晶硅的回填，此方法可以避免隔离氧化层厚度不均匀，使用该方法时，对于回蚀刻的深度控制，必须相当精细。

因此，亟需要一种用于形成屏蔽栅极沟槽MOSFET的方法来满足对高质量IED的需求，在IED层厚度达到要求的情况下，确保该方法形成的IED层厚度均匀且生产过程易于控制。

发明内容

为了解决上述技术问题，本发明提供一种制造沟槽型MOSFET的方法，该方法能保证IED层的厚度，且有更大的工艺窗口，工艺上更容易控制。

本发明提供一种屏蔽栅-沟槽型MOSFET中形成栅极导体与屏蔽导体之间绝缘层的方法，其特征在于，包含以下步骤：第1步，在沟槽侧壁、屏蔽导体上方以及外延半导体层表面，通过热氧化方法形成一层第一氧化物；第2步，在所述第一氧化物表面形成一层氮化物；第3步，采用沉积工艺在沟槽内部以及外延半导体层上氮化物的上方沉积第二氧化物；第4步，将所述外延半导体层上氮化物的上方沉积的第二氧化物去除；第5步，相对于所述氮化物选择性地回刻蚀第二氧化物，将沟槽上部的第二氧化物去除；第6步，采用湿法刻蚀，将外延半导体层上方以及沟槽上部的氮化物去除；第7步，采用湿法刻蚀，将外延半导体层表面以及沟槽上部的第一氧化物去除。采用本发明中提供的形成栅极导体和屏蔽导体之间绝缘层的方法，将能够更好地保证该绝缘层的厚度，且得到的绝缘层更加均一，器件性能更佳；除此之外，该方法在工艺上控制更加容易，将具有更大的工艺窗口。

优选地，在第1步中，所述第一氧化物的厚度大于70 Å。

优选地，在第2步中，所述氮化物的厚度大于500 Å。