[发明专利]半导体封装结构及其制造方法

说明书

本公开提供了半导体封装结构及其制造方法。该半导体封装结构的一具体实施方式包括：堆叠介电层，由至少一个第一介电层堆叠而成，第一介电层具有第一表面、与第一表面相对的第二表面、以及由第一表面向第二表面延伸的第一凹部，第一表面设置有贯穿第一凹部的导电结构，导电结构与第一介电层之间设置粘合层；导电连接结构，设置于与堆叠介电层的最下层第一介电层的第二表面，导电连接结构与堆叠介电层的最下层第一介电层的导电结构之间设置有粘合层；电子组件，通过堆叠介电层中的导电结构与导电连接结构连接；底部填充胶，填入于堆叠介电层和电子组件之间。

技术领域

本公开涉及半导体封装技术领域，具体涉及半导体封装结构及其制造方法。

背景技术

半导体封装结构可包含将电子组件对接到衬底的电连接结构，例如焊球。通常先设置导电柱以维持预设距离产生预设空间，进而在电子组件与衬底对接时通过该预设空间填入底部填充胶。在制造该电连接结构的过程中(例如在回流焊过程中)，形成焊球的焊料可能与导电柱接触形成金属间化合物(IMC，Intermetallic Compound)，而金属间化合物的存在会导致焊点产生裂纹，从而降低焊点的可靠性，影响电性能。

发明内容

第一方面，本公开提供了一种半导体封装结构，该半导体封装结构包括：堆叠介电层，由至少一个第一介电层堆叠而成，第一介电层具有第一表面、与第一表面相对的第二表面、以及由第一表面向第二表面延伸的第一凹部，第一表面设置有贯穿第一凹部的导电结构，导电结构与第一介电层之间设置粘合层；导电连接结构，设置于与堆叠介电层的最下层第一介电层的第二表面，导电连接结构与堆叠介电层的最下层第一介电层的导电结构之间设置有粘合层；电子组件，通过堆叠介电层中的导电结构与导电连接结构连接；底部填充胶，填入于堆叠介电层和电子组件之间。

在一些可选的实施方式中，第一介电层的厚度在5μm到20μm之间。

在一些可选的实施方式中，第一凹部的底部形状为圆形，以及第一凹部的底部直径在10μm到50μm之间。

在一些可选的实施方式中，导电结构包括至少一个导电迹线，导电迹线的线宽及线间距L/S在2μm/2μm到3μm/3μm之间。

在一些可选的实施方式中，导电迹线的厚度在2μm到3μm之间。

在一些可选的实施方式中，导电连接结构包括：阻挡层、焊层及焊料元件。

在一些可选的实施方式中，阻挡层为钛铜合金或钛镍铜合金。

在一些可选的实施方式中，焊层为金、银、铜、镍、铝合金或其合金。

在一些可选的实施方式中，焊层的厚度在0.1μm到3μm之间。

在一些可选的实施方式中，焊料元件为焊球，焊球的直径在5μm到80μm之间。

在一些可选的实施方式中，焊料元件为锡或锡银合金。

在一些可选的实施方式中，导电连接结构包括至少一个焊料凸块，焊料凸块的直径和间距小于等于5μm/5μm。

在一些可选的实施方式中，导电结构具有邻近第二表面的第三表面，其中，第三表面被第一介电层与粘合层完全覆盖。

在一些可选的实施方式中，粘合层包括钛。

在一些可选的实施方式中，半导体封装结构还包括：封装材，封装材包覆电子组件。