[发明专利]一种基于FPGA与延时芯片的高精度组合延时系统与方法

权利要求书

1.一种基于FPGA与延时芯片的高精度延时系统，其特征在于：包括外触发输入模块(U1)、FPGA模块(U2)、低抖动时钟模块(U3)、细延时产生模块(U4)、超窄脉宽信号产生模块(U5)，所述外触发输入模块(U1)与FPGA模块(U2)的I/O端口连接，所述FPGA模块(U2)连接有低抖动时钟模块(U3)，所述低抖动时钟模块(U3)为FPGA模块(U2)提供低抖动时钟信号，所述FPGA模块(U2)连接有细延时产生模块(U4)，所述细延时产生模块(U4)连接在超窄脉宽信号产生模块(U5)上。

2.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述低抖动时钟模块(U3)包括程控参考源模块(1)、时钟发生模块(2)，所述程控参考源模块(1)与时钟发生模块(2)连接。

3.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述FPGA模块(U2)采用FPGA中各Slice配置的加法进位资源，所述FPGA模块(U2)的频率为200MHz，所述FPGA模块(U2)的延时精度为5ns。

4.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述低抖动时钟模块(U3)的芯片采用HMC1035，所述低抖动时钟模块(U3)产生的时钟信号频率范围为25MHz-2500MHz，所述低抖动时钟模块(U3)产生的时钟信号抖动指标小于97fsRMS。

5.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述细延时产生模块(U4)的芯片采用SY89297U，所述细延时产生模块(U4)的时范围为5ps～5.115ns，所述细延时产生模块(U4)的延时精度为5ps，所述细延时产生模块(U4)的步进值为1023。

6.根据权利要求1所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述超窄脉宽信号产生模块(U5)包括放大模块的输入端(IN)、第一三极管(T1)、第二三极管(T2)、第三三极管(T3)、第一电容(C1)、第二电容(C2)、电感(L1)，所述放大模块的输入端(IN)连接在第一三极管(T1)的基极上，所述第一三极管(T1)的集电极接地，所述第一三极管(T1)的发射极连接在第二三极管(T2)的基极上，所述第二三极管(T2)的集电极接地，所述第二三极管(T2)的发射极通过第一电容(C1)连接在第三三极管(T3)的基极上，所述第三三极管(T3)的发射极接地，所述第三三极管(T3)的集电极通过第二电容(C2)连接在电感(L1)上，所述第二电容(C2)与电感(L1)之间设有超窄脉宽的输出端。

7.根据权利要求6所述的一种基于FPGA与延时芯片的高精度延时系统，其特征在于：所述第一三极管(T1)的发射极连接有-5V电压，所述第二三极管(T2)的发射极连接有-15V电压，所述第三三极管(T3)的集电极连接有15V电压。

8.一种基于FPGA与延时芯片的高精度延时方法，其特征在于：包括下列步骤：

S1、确定延时参数，所述延时参数包括通过FPGA模块实现的粗延时延时精度及延时范围、细延时产生模块产生高精度延时的延时精度及延时范围；

S2、外部触发信号通过外触发输入模块输入到FPGA模块后，通过FPGA模块实现计数进而实现整数计数器延时；

S3、将经过FPGA模块实现整数计数器延时后的信号输入到细延时产生模块，细延时产生模块补偿FPGA模块实现粗延时过程中产生的抖动；

S4、经过细延时产生模块后的信号再输入到超窄脉宽信号产生模块产生超窄脉宽本振信号，所述超窄脉宽本振信号的下降沿达到82ps以内，驱动取样装置对高频信号进行采样。

9.根据权利要求8所述的一种基于FPGA与延时芯片的高精度延时方法，其特征在于：所述FPGA模块的时钟采用低抖动时钟模块提供的低抖动时钟信号。