[发明专利]一种基于FPGA与延时芯片的高精度组合延时系统与方法

说明书

本发明属于高精度延时技术领域，具体涉及一种基于FPGA与延时芯片的高精度延时系统及方法，包括外触发输入模块、FPGA模块、低抖动时钟模块、细延时产生模块、超窄脉宽信号产生模块，所述外触发输入模块与FPGA模块的I/O端口连接，所述FPGA模块连接有低抖动时钟模块，所述低抖动时钟模块U3为FPGA模块提供低抖动时钟信号，所述FPGA模块连接有细延时产生模块，所述细延时产生模块连接在超窄脉宽信号产生模块上。本发明通过FPGA模块计数实现粗延时，延时范围大；本发明的细延时产生模块通过专用延时芯片可以实现细延时，延时分辨率高，可以达到5ps～5.115ns的延时范围；本发明采用低抖动时钟模块产生低抖动时钟信号，为FPGA提高低抖动高质量的参考时钟信号。本发明用于信号的延时。

技术领域

本发明属于高精度延时技术领域，具体涉及一种基于FPGA与延时芯片的高精度延时系统及方法。

背景技术

现有技术的延时电路或存在延时精度不高，或存在延时范围不够大等问题。例如，双斜波比较法，虽然可以达到8.6ps延时精度，但本身存在步进延迟量不均匀，斜波本身噪声比较大等问题。专用延时芯片可以实现10ps以内的延时精度，但延时范围比较小，同样不能满足取样器对25GHz及以上高频信号进行采样。

发明内容

针对上述双斜波比较法步进延迟量不均匀、斜波本身噪声比较大、延时范围比较小的技术问题，本发明提供了一种延时精度高、延时范围大、抗干扰能力强的基于FPGA与延时芯片的高精度延时系统及方法。

为了解决上述技术问题，本发明采用的技术方案为：

一种基于FPGA与延时芯片的高精度延时系统，包括外触发输入模块、FPGA模块、低抖动时钟模块、细延时产生模块、超窄脉宽信号产生模块，所述外触发输入模块与FPGA模块的I/O端口连接，所述FPGA模块连接有低抖动时钟模块，所述低抖动时钟模块U3为FPGA 模块提供低抖动时钟信号，所述FPGA模块连接有细延时产生模块，所述细延时产生模块连接在超窄脉宽信号产生模块上。

所述低抖动时钟模块包括程控参考源模块、时钟发生模块，所述程控参考源模块与时钟发生模块连接。

所述FPGA模块采用FPGA中各Slice配置的加法进位资源，所述FPGA模块的频率为200MHz，所述FPGA模块的延时精度为5ns。

所述低抖动时钟模块的芯片采用HMC1035，所述低抖动时钟模块产生的时钟信号频率范围为25MHz-2500MHz，所述低抖动时钟模块产生的时钟信号抖动指标小于97fsRMS。

所述细延时产生模块的芯片采用SY89297U，所述细延时产生模块的延时范围为5ps～5.115ns，所述细延时产生模块的延时精度为5ps，所述细延时产生模块的步进值为1023。

所述超窄脉宽信号产生模块包括放大模块的输入端、第一三极管、第二三极管、第三三极管、第一电容、第二电容、电感，所述放大模块的输入端连接在第一三极管的基极上，所述第一三极管的集电极接地，所述第一三极管的发射极连接在第二三极管的基极上，所述第二三极管的集电极接地，所述第二三极管的发射极通过第一电容连接在第三三极管的基极上，所述第三三极管的发射极接地，所述第三三极管的集电极通过第二电容连接在电感上，所述第二电容与电感之间设有超窄脉宽的输出端。

所述第一三极管的发射极连接有-5V电压，所述第二三极管的发射极连接有-15V电压，所述第三三极管的集电极连接有15V电压。

一种基于FPGA与延时芯片的高精度延时方法，包括下列步骤：

S1、确定延时参数，所述延时参数包括通过FPGA模块实现的粗延时延时精度及延时范围、细延时产生模块产生高精度延时的延时精度及延时范围；

S2、外部触发信号通过外触发输入模块输入到FPGA模块后，通过FPGA模块实现计数进而实现整数计数器延时；