[发明专利]一种高性能浮点加法器的设计方法

权利要求书

1.一种高性能浮点加法器的设计方法，采用双路设计，根据输入的加数与被加数的特点，分为near path和far path两种情况进行计算，其中，near path适用于两个浮点数进行有效减，并且阶码之差小于2的情况；far path则适用于非near path的情况，即两个浮点数进行有效加，或者其阶码之差不小于2，其特征在于，所述near path部分省略现有技术原步骤中的尾数选择步骤；省略现有技术原步骤中前导零预测器步骤以及省略通过前导零预测器步骤后的结果选择步骤；省略现有技术原步骤中通过尾数加法器步骤后的结果修正逻辑步骤。

2.根据权利要求1所述的一种高性能浮点加法器的设计方法，其特征在于，对于本方法的near path部分，具体包含以下步骤：

S1，首先通过尾数比较器对两个尾数的大小进行比较；

S2，然后根据大小关系确定尾数加法器的输入，直接计算f_sub＝f_max-f_min；

S3,之后通过前导零计数器直接根据尾数差f_sub计算准确的前导零个数LZC(f_sub)；

S4，根据前导零计数器的结果进行规格化逻辑。

3.根据权利要求1所述的一种高性能浮点加法器的设计方法，其特征在于，所述farpath部分还可以省略现有技术原步骤中的尾数选择步骤。

4.根据权利要求1所述的一种高性能浮点加法器的设计方法，其特征在于，其中，对于本方法所述的far path部分，也可以采用与现有技术中双路方案的far path部分一致的方法。

5.根据权利要求1所述的一种高性能浮点加法器的设计方法，其特征在于，所述farpath部分包括：

通过阶码比较器进行的阶码比较步骤；通过尾数移位器进行的尾数移位步骤；通过尾数加法器进行的尾数加法步骤和舍入逻辑步骤。

6.根据权利要求2所述的一种高性能浮点加法器的设计方法，其特征在于，所述方法在far path部分中最后的舍入逻辑步骤和在near path部分中最后的规格化逻辑步骤之后，还包括结果选择步骤，即最后选择正确的路径作为最后的计算结果。

7.根据权利要求6所述的一种高性能浮点加法器的设计方法，其特征在于，所述结果选择步骤之后进一步包括结果打包步骤，所述打包步骤之后形成单精度浮点数格式数据。

8.根据权利要求1所述的一种高性能浮点加法器的设计方法，其特征在于，所述方法的near path和far path的计算是同时进行的。