[发明专利]半导体器件结构及其制备方法

说明书

本发明半导体器件结构及其制备方法，器件结构包括：半导体衬底、形成在半导体衬底中的有源区和隔离结构、栅极结构以及虚拟结构，虚拟结构至少位于相邻有源区之间的隔离结构上，并与栅极结构之间具有间距。本发明通过在相邻有源区之间的隔离结构上制备虚拟结构，并可以进一步延伸至相邻的源极掺杂区或漏极掺杂区，可以阻挡部分离子注入，有效提高位线存储器的击穿电压，降低击穿风险，虚拟结构可以与栅极结构同时制备，不需要改变任何工艺条件和步骤，工艺简单可行，本发明的虚拟结构可以不额外增加器件面积。

技术领域

本发明属于集成电路制造技术领域，特别是涉及一种半导体器件结构及其制备方法。

背景技术

随着存储器技术的发展，平面存储单元的存储密度接近上限，三维闪存存储器(3DNAND)技术应运而生。3D NAND存储器架构能够解决平面存储单元中的密度限制。目前，一般3D NAND结构中包括存储器阵列和用于控制存储器阵列信号的外围装置，外围装置中包括位线驱动器、页缓冲器等。然而，随着3D NAND架构中存储单元密度的增加，外围装置部件的尺寸需要相对变小，例如，位线驱动器晶体管之间的间距逐渐减小，导致穿通风险较高(NUH/NUH punch-through risk)，难以满足器件所需性能。

因此，如何提供一种半导体器件结构及制备方法以解决现有技术的上述问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件结构及制备方法，用于解决现有技术中随着器件尺寸减小导致位线驱动器击穿风险较高等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体器件结构，所述半导体器件结构包括：

半导体衬底；

位于所述半导体衬底内的多个有源区及隔离结构，所述有源区及所述隔离结构沿第一方向交替间隔排布，所述有源区沿第二方向延伸，所述第一方向与所述第二方向相垂直；

至少位于所述有源区上的栅极结构；以及

至少位于相邻所述有源区之间的所述隔离结构上的虚拟结构，且在所述第二方向上所述栅极结构与所述虚拟结构之间具有间距。

可选地，所述栅极结构与所述虚拟结构的材质相同，所述栅极结构与所述虚拟结构的高度相同。

可选地，所述栅极结构包括若干个与所述有源区一一对应的栅极单元，所述栅极单元沿所述第一方向上横跨对应的所述有源区，且各所述栅极单元基于同一金属层电连接。

可选地，相邻所述栅极单元之间具有间距，相邻两个所述有源区对应的两个所述栅极单元与所述有源区之间对应的所述虚拟结构在所述第一方向上的投影相交叠。

可选地，所述栅极结构包括条状栅，所述条状栅沿所述第一方向上横跨各个所述有源区。

可选地，所述有源区中还形成有位于所述栅极结构两侧的LDD掺杂区。

可选地，所述半导体器件结构为位线驱动器。

可选地，所述有源区中还形成有位于所述栅极结构两侧源极掺杂区及漏极掺杂区，所述虚拟结构对应位于相邻所述有源区的所述源极掺杂区之间或所述漏极掺杂区之间，且在所述第一方向上所述虚拟结构还延伸至相邻两个所述有源区的所述源极掺杂区或所述漏极掺杂区上方形成交叠区域。

可选地，沿所述第一方向上，所述交叠区域的尺寸介于对应所述源极掺杂区或所述漏极掺杂区尺寸的1/5-1/3之间。

本发明还提供一种半导体器件结构的制备方法，其中，本发明上述方案中的半导体器件结构优选采用本发明的半导体器件结构的制备方法制备得到，当然，还可以采用其他方法制备，所述制备方法包括如下步骤：

提供半导体衬底；