[发明专利]晶圆堆叠方法、晶圆堆叠结构和半导体封装

说明书

公开了一种晶圆堆叠方法、晶圆堆叠结构和半导体封装，该方法包括：在第一晶圆中形成第一硅通孔；在所述第一晶圆的对应所述第一硅通孔的位置上，形成第一焊盘；在所述第一晶圆的靠近所述第一焊盘的一侧，将所述第一晶圆键合到第二晶圆；在所述第一晶圆的背离所述第一焊盘的一侧，形成至少一个第一凹槽；在所述至少一个第一凹槽中埋入至少一个第一芯片；以及在所述第一晶圆的靠近所述至少一个第一芯片的一侧，形成第一金属布线。

技术领域

本公开涉及半导体技术领域，特别是涉及一种晶圆堆叠方法、晶圆堆叠结构和半导体封装。

背景技术

当前硅基集成电路已逐步显现出拐点，产业进入成熟期的后摩尔时代，对三维集成技术创新的需求愈加迫切。

三维集成技术可以将多层功能单元在Z轴方向垂直键合堆叠，并形成一体化集成芯片系统，解决了单片工艺在多维度、多层级和多要素集成的难题。

现行的三维集成技术键合技术主要采用芯片-芯片(D2D)、芯片-晶圆(D2W)、晶圆-晶圆(W2W)的键合技术，其中，针对相同芯片大小的三维集成方式，可以采用W2W键合方式。但是针对不同芯片大小的三维集成技术，主要采用芯片-芯片(D2D)或者芯片-晶圆(D2W)的键合方式。

然而，对于芯片-芯片(D2D)或者芯片-晶圆(D2W)的键合方式而言，其键合效率低，无法满足三维集成技术的需求。

发明内容

提供一种缓解、减轻或者甚至消除上述问题中的一个或多个的机制将是有利的。

根据本公开的一个方面，提供了一种晶圆堆叠方法，包括：在第一晶圆中形成第一硅通孔；在所述第一晶圆的对应所述第一硅通孔的位置上，形成第一焊盘；在所述第一晶圆的靠近所述第一焊盘的一侧，将所述第一晶圆键合到第二晶圆；在所述第一晶圆的背离所述第一焊盘的一侧，形成至少一个第一凹槽；在所述至少一个第一凹槽中埋入至少一个第一芯片；以及在所述第一晶圆的靠近所述至少一个第一芯片的一侧，形成第一金属布线。

根据本公开的另一方面，提供了一种晶圆堆叠结构，包括：第一晶圆，所述第一晶圆包括：第一硅通孔；第一焊盘；所述第一焊盘形成在对应所述第一硅通孔的位置上；至少一个第一凹槽，所述至少一个第一凹槽形成在所述第一晶圆的背离所述第一焊盘的一侧；至少一个第一芯片，所述至少一个第一芯片埋入在所述至少一个第一凹槽中；以及第一金属布线，所述第一金属布线形成在所述第一晶圆的背离所述第一焊盘的一侧；以及第二晶圆，所述第二晶圆与所述第一晶圆的靠近所述第一焊盘的一侧键合。

根据本公开的又一方面，提供了一种半导体封装，包括如上所述的晶圆堆叠结构。

根据在下文中所描述的实施例，本公开的这些和其它方面将是清楚明白的，并且将参考在下文中所描述的实施例而被阐明。

附图说明

在下面结合附图对于示例性实施例的描述中，本公开的更多细节、特征和优点被公开，在附图中：

图1A至图1B是示出已有的芯片-晶圆(D2W)和芯片-芯片(D2D)方式的堆叠工艺的示意图；

图2是根据本公开示例性实施例的晶圆堆叠方法的流程图；

图3A至图3G是根据本公开示例性实施例的通过图2的方法的各个步骤形成的示例结构的示意图；

图4A至图4B是根据本公开示例性实施例的对图2中的晶圆进行减薄的示例结构示意图；

图5是根据本公开示例性实施例的晶圆堆叠结构的示意图；

图6A至图6G是根据本公开示例性实施例的晶圆堆叠方法的各个步骤形成的示例结构的示意图；以及

图7A至图7G是根据本公开另一示例性实施例的晶圆堆叠方法的各个步骤形成的示例结构的示意图。

具体实施方式