[发明专利]半导体器件及其制造方法

说明书

本发明提供一种半导体器件及其制造方法，该半导体器件包括基底，基底上设置有多条位线，多条位线在基底上沿第一方向间隔排布；多个隔离栅结构，隔离栅结构位于相邻的位线之间，且多个隔离栅结构在基底上沿第二方向间隔排布；存储节点接触结构，存储节点接触结构位于相邻的隔离栅结构之间，且存储节点接触结构的底部延伸至基底中；其中，隔离栅结构包括第一隔离部和包围在第一隔离部外周的第二隔离部；第一隔离部的顶表面不低于位线的顶表面。本发明能够减少存储节点接触结构之间的电感耦合效应，提升半导体器件中的电荷存储能力，优化半导体器件的存储稳定性和可靠性。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

动态随机存储器(dynamic random access memory，简称DRAM)是一种高速地、随机地写入和读取数据的半导体存储器，被广泛地应用到数据存储设备或装置中。

在动态随机存储器中，电容器阵列结构包括多个电容接触孔，多个电容接触孔一般呈阵列排布，其内部设置有电容器结构。相邻的电容接触孔之间需要进行有效的隔离，然而，随着DRAM器件特征尺寸不断微缩，目前的隔离栅厚度接近量子隧穿效应的限制，相邻的电容接触孔之间的电感耦合效应增加，影响半导体存储器的存储稳定性。

发明内容

为了解决背景技术中提到的至少一个问题，本发明提供一种半导体器件及其制造方法，能够减少存储节点接触结构之间的电感耦合效应，提升半导体器件中的电荷存储能力，优化半导体器件的存储稳定性和可靠性。

为了实现上述目的，第一方面，本发明提供一种半导体器件，包括：

基底，基底上设置有多条位线，多条位线在基底上沿第一方向间隔排布。

多个隔离栅结构，隔离栅结构位于相邻的位线之间，且多个隔离栅结构在基底上沿第二方向间隔排布。

存储节点接触结构，存储节点接触结构位于相邻的隔离栅结构之间，且存储节点接触结构的底部延伸至基底中。

其中，隔离栅结构包括第一隔离部和包围在第一隔离部外周的第二隔离部。

第一隔离部的顶表面不低于位线的顶表面。

本发明提供的半导体器件，通过在相邻的位线之间设置多个隔离栅结构，利用多个隔离栅结构分隔相邻隔离栅结构之间的存储节点接触结构。通过将隔离栅结构设置为第一隔离部和包围在第一隔离部外周的第二隔离部，从而优化隔离栅结构，增加隔离栅结构中隔离介质的种类，优化其结构。通过将第一隔离部的顶表面设置为不低于位线的顶表面，利用第一隔离部阻隔相邻位线的金属层，从而不仅减小相邻存储节点接触结构之间的电感耦合效应，也能减小相邻位线的金属层之间的电感耦合效应，保证在DRAM器件特征尺寸不断微缩后，半导体器件中的电感耦合效应较小，提升半导体器件中的电荷存储能力，优化半导体器件的存储稳定性和可靠性。

在上述的半导体器件中，可选的是，还包括位于基底上的绝缘介质层，第二隔离部的底部抵接绝缘介质层。这样的设置可以避免第二隔离部与基底之间的结构发生相互干扰，提升半导体器件结构稳定性。

在上述的半导体器件中，可选的是，还包括位线隔离层，位线隔离层位于位线的侧壁及顶表面，位线隔离层隔离位线和存储节点接触结构。这样的设置可以利用位线隔离层对位线形成保护作用，同时阻隔位线与其余结构层接触，影响位线信号的传输。

在上述的半导体器件中，可选的是，绝缘介质层与位线隔离层材料相同或不同。

在上述的半导体器件中，可选的是，第二隔离部与绝缘介质层材料相同或不同。

在上述的半导体器件中，可选的是，第一隔离部的底部与绝缘介质层抵接。

第二方面，本发明提供一种半导体器件的制造方法，包括：

提供基底。