[发明专利]堆叠神经形态器件和神经形态计算系统

权利要求书

1.一种堆叠神经形态器件，包括：

逻辑裸片，包括控制电路并被配置为与主机通信；和

多个核心裸片，堆叠在所述逻辑裸片上并通过延伸穿过所述多个核心裸片的多个硅通孔TSV连接到所述逻辑裸片，

其中，所述多个核心裸片包括神经形态核心裸片，

所述神经形态核心裸片包括连接到多条行线和多条列线的突触阵列，

所述突触阵列包括多个突触，所述多个突触被配置为存储权重并基于所述权重和输入数据执行计算，所述权重被包括在神经网络系统的多个层中，并且

所述控制电路被配置为通过所述TSV向所述神经形态核心裸片提供所述权重，并且被配置为控制通过所述神经形态核心裸片的数据传输。

2.根据权利要求1所述的堆叠神经形态器件，其中，所述计算包括乘法操作和累加操作，并且

所述多个突触还被配置为基于所述权重和所述输入数据执行所述乘法操作，并且被配置为对所述乘法操作的结果执行所述累加操作以提供累加结果。

3.根据权利要求2所述的堆叠神经形态器件，其中，所述神经形态核心裸片还包括数据处理器，所述数据处理器连接到所述突触阵列并被配置为通过所述TSV向所述控制电路提供所述累加结果。

4.根据权利要求1所述的堆叠神经形态器件，其中，所述计算包括乘法操作，并且

所述多个突触还被配置为基于所述权重和所述输入数据执行所述乘法操作。

5.根据权利要求4所述的堆叠神经形态器件，其中，所述神经形态核心裸片还包括数据处理器，所述数据处理器连接到所述突触阵列并被配置为通过所述TSV向所述控制电路提供所述乘法操作的结果，并且

所述控制电路包括累加器，所述累加器被配置为基于所述乘法操作的所述结果提供累加结果。

6.根据权利要求1所述的堆叠神经形态器件，其中，所述计算包括乘法操作和累加操作，

所述多个突触还被配置为：

基于所述权重和所述输入数据并结合所述神经网络系统执行所述乘法操作，

结合所述神经网络系统对所述乘法操作的结果执行所述累加操作，以提供累加结果，以及

基于所述输入数据和所述权重生成多个读取电流，其中，所述多个读取电流是从所述乘法操作的所述结果和所述累加结果来确定的，并且

所述神经形态核心裸片包括：

多个电流-电压转换器，被配置为将所述多个读取电流转换成多个信号电压；

多个模数转换器，被配置为将所述多个信号电压转换成多个数字信号；

多个加法器，被配置为对所述多个数字信号求和；以及

多个移位寄存器，被配置为基于所述多个加法器的输出生成输出数据。

7.根据权利要求1所述的堆叠神经形态器件，其中，所述突触阵列还包括通过所述行线连接到所述突触的第一神经元、以及通过所述列线连接到所述突触的第二神经元，并且

所述突触阵列中的所述突触中的每一个包括具有可变电阻值的忆阻器和连接到所述忆阻器的晶体管，其中，所述晶体管被配置为接收至少两个输入信号，并且所述忆阻器的所述可变电阻值基于所述晶体管接收的所述至少两个输入信号之间的时间差而改变。

8.根据权利要求7所述的堆叠神经形态器件，其中，所述忆阻器的可变电阻值基于由所述至少两个输入信号之间的所述时间差引起的电压改变而改变。

9.根据权利要求7所述的堆叠神经形态器件，其中，所述忆阻器的可变电阻值基于施加到所述晶体管的栅极端子的第一输入信号与基于施加到所述晶体管的源极端子的膜电压的第二输入信号之间的时间差而改变。

10.根据权利要求9所述的堆叠神经形态器件，其中，在所述忆阻器上流动的电流的方向由所述第一输入信号和所述第二输入信号之间的时间差引起的电压差来确定。