[发明专利]堆叠神经形态器件和神经形态计算系统

说明书

提供了堆叠神经形态器件和神经形态计算系统。该堆叠神经形态器件包括逻辑裸片和核心裸片，逻辑裸片包括控制电路并被配置为与主机通信，核心裸片堆叠在逻辑裸片上并通过延伸穿过核心裸片的硅通孔(TSV)连接到逻辑裸片。核心裸片包括神经形态核心裸片，神经形态核心裸片包括连接到行线和列线的突触阵列。突触阵列包括被配置为存储权重并基于权重和输入数据执行计算的突触。权重包括在神经网络系统的层中。并且控制电路通过TSV向神经形态核心裸片提供权重，并控制神经形态核心裸片的数据传输。

相关申请的交叉引用

本申请要求2019年10月29日向韩国知识产权局提交的韩国专利申请第10-2019-0135613号的优先权，其主题通过引用结合于此。

技术领域

示例性实施例总体上涉及人工智能，并且更具体地涉及堆叠神经形态(neuromorphic)器件和神经形态计算系统。

背景技术

人类大脑包括数千亿个神经元，这些神经元广大地相互连接形成复杂的神经网络。神经元提供与学习和记忆相关的智能能力。神经元利用它们的突触与神经网络中数千个其他神经元交换信号。因此，神经元是跨神经网络进行数据传输的结构和功能基础单元。突触是指两个神经元之间的连接处，在该连接处第一神经元的轴突和第二神经元的树突彼此靠近，以便交换信号。单个神经元通常通过突触与数千个其他神经元相连。

神经形态芯片是指被设计成模拟生物神经系统(即生物神经网络)的操作的半导体电路。神经形态芯片可以用来实现智能系统，该系统能够使自己适应未知的环境。

发明内容

一些示例性实施例提供了能够通过采用堆叠配置来增强性能的堆叠神经形态器件。

一些示例性实施例提供了能够通过采用堆叠配置来增强性能的神经形态计算系统。

根据示例性实施例，堆叠神经形态器件包括：逻辑裸片(die)，被配置为与主机通信；多个核心裸片，堆叠在逻辑裸片上，并通过延伸穿过多个核心裸片的多个硅通孔(through silicon via，TSV)连接到逻辑裸片。所述多个核心裸片包括神经形态核心裸片，并且神经形态核心裸片包括连接到多条行线和多条列线的突触阵列。突触阵列包括多个突触，所述多个突触被配置为存储权重并基于该权重和输入数据执行计算，该权重被包括在神经网络系统的多个层中，并且逻辑裸片包括控制电路，该控制电路被配置为通过该TSV向神经形态核心裸片提供该权重并被配置为控制神经形态核心裸片之间的数据传输。

根据示例性实施例，神经形态计算系统包括主机和至少一个堆叠神经形态器件。所述至少一个堆叠神经形态器件包括：被配置为与主机通信的逻辑裸片、堆叠在逻辑裸片上的多个核心裸片、以及延伸穿过多个存储器裸片以将所述多个存储器裸片连接到逻辑裸片的多个硅通孔(TSV)。所述多个核心裸片中的至少一个包括神经形态核心裸片，并且神经形态核心裸片分别包括连接到多条行线和多条列线的突触阵列。突触阵列包括多个突触，所述多个突触被配置为存储权重并基于该权重和输入数据执行计算，该权重被包括在构成神经网络系统的多个层中，并且逻辑裸片包括控制电路，该控制电路被配置为通过该TSV向神经形态核心裸片提供该权重并被配置为控制神经形态核心裸片之间的数据传输。

根据示例性实施例，堆叠神经形态器件包括被配置为与主机通信的逻辑裸片、堆叠在逻辑裸片上的核心裸片、以及延伸穿过核心裸片以将核心裸片连接到逻辑裸片的硅通孔(TSV)。核心裸片分别包括神经形态核心裸片，并且每个神经形态核心裸片包括连接到多条行线和多条列线的突触阵列。突触阵列包括多个突触，所述多个突触被配置为存储权重并被配置为基于该权重和输入数据执行计算，该权重被包括在神经网络系统的多个层中，并且逻辑裸片包括控制电路，该控制电路被配置为通过TSV向神经形态核心裸片提供该权重并被配置为控制神经形态核心裸片之间的数据传输。神经形态核心裸片分别包括连接到突触阵列并被配置为通过该TSV向控制电路提供累加操作的累加结果的数据处理器，控制电路包括被配置为与主机通信的输入/输出接口、以及被配置为控制神经形态核心裸片之间的数据传输的层控制器。