[发明专利]模拟开关

说明书

本发明提供模拟开关，该模拟开关可切换的信号电压比较高，电路规模和功耗比现有的模拟开关小。模拟开关具有：时钟生成电路，生成第一时钟和第二时钟；传输电路，源极与背栅连接的NMOS晶体管(以下称为Tr)及源极与背栅连接的PMOSTr中的一方的漏极与另一方的源极连接，一方的源极与信号输入端子连接，另一方的漏极与信号输出端子连接；第一控制信号生成电路，能够基于信号输入端子的电压和第一时钟生成对所述PMOSTr的导通状态和截止状态进行控制的信号；以及第二控制信号生成电路，能够基于信号输入端子的电压和第二时钟生成对NMOSTr的导通状态和截止状态进行控制的信号。

技术领域

本发明涉及模拟开关。

背景技术

作为传递电信号的模拟开关的一例，有使用半导体元件的MOS晶体管的模拟开关。使用了MOS晶体管的模拟开关构成为能够根据用途切换信号电压为数V～1000V左右的范围的信号。在切换的信号的电压例如100V等那样比较高的情况下，使用耐压与信号电压相同程度以上的MOS晶体管构成模拟开关。这样的使用耐压比较高的MOS晶体管构成的模拟开关例如记载在日本特开2012-209763号公报中(参照专利文献1)。

图14的(a)是示出与日本特开2012-209763号公报所记载的模拟开关之一实质上等效地构成的模拟开关100的结构的电路图。图14的(b)是示出作为现有的模拟开关的第一结构例的模拟开关100中的控制信号的状态和MOS传输(Transfer)电路130的接通/断开状态的时序图。

模拟开关100包括驱动电路120、保持电路110和MOS传输电路130。

驱动电路120包括PMOS晶体管M5、M6以及二极管D1、D2。PMOS晶体管M5的源极和背栅与供给电源电压VDD的电源线151连接。PMOS晶体管M5的漏极与二极管D1的阳极连接。PMOS晶体管M6的源极和背栅与电源线151连接。PMOS晶体管M6的漏极与二极管D2的阳极连接。时钟ФON作为控制信号输入到PMOS晶体管M5的栅极。时钟ФOFF作为控制信号输入到PMOS晶体管M6的栅极。

保持电路110具有NMOS晶体管M3、M4、齐纳二极管D3、D4以及电容C1、C2。NMOS晶体管M3、M4各自的背栅与源极连接(短路)。与背栅短路的各源极相互连接，并且还与电容C1、C2的一端以及齐纳二极管D3、D4的阳极连接。

NMOS晶体管M3的漏极连接到电容C1的另一端、二极管D1的阴极、齐纳二极管D4的阴极和NMOS晶体管M4的栅极。NMOS晶体管M4的漏极连接到电容C2的另一端、二极管D2的阴极、齐纳二极管D3的阴极和NMOS晶体管M3的栅极。

MOS传输电路130具有背栅与源极连接(短路)的两个NMOS晶体管M1和M2、端子Vio1以及端子Vio2。NMOS晶体管M1的源极和NMOS晶体管M2的源极串联连接。另外，相互连接的NMOS晶体管M1、M2的源极连接到齐纳二极管D3、D4的阳极、NMOS晶体管M3、M4的源极以及电容C1、C2的一端。

NMOS晶体管M1的漏极连接到端子Vio1。NMOS晶体管M1的栅极连接到NMOS晶体管M2的栅极、NMOS晶体管M3的漏极、电容C1的另一端、齐纳二极管D4的阴极、NMOS晶体管M4的栅极和二极管D1的阴极。NMOS晶体管M2的漏极连接到端子Vio2。

时钟ФON、ФOFF是在规定时间内从高电平转变为低电平，然后转变为高电平的周期信号。时钟ФON、ФOFF在初始状态下均为高电平。另外，时钟ФON、ФOFF被调整成转变为低电平的定时相互错开，不会同时成为低电平。