[发明专利]集成电路封装及其形成方法

说明书

在一实施例中，一种集成电路封装包括：处理器晶粒，包括电路区块，电路区块包括具有第一技术节点的有源装置；电源闸控晶粒，包括具有第二技术节点的功率半导体装置，第二技术节点大于第一技术节点；以及第一重布线结构，包括第一金属化图案，第一金属化图案包括电力供应源线及电力供应接地线，其中电路区块的第一子集经由功率半导体装置电性耦合至电力供应源线及电力供应接地线，且电路区块的第二子集永久地电性耦合至电力供应源线及电力供应接地线。

技术领域

本发明实施例是涉及集成电路封装及其形成方法。

背景技术

随着半导体技术不断演进，集成电路晶粒变得愈来愈小。此外，更多的功能被整合至晶粒中。因此，晶粒所需要的输入/输出(input/output，I/O)垫的数目已增加，而可用于I/O垫的面积已减小。I/O垫的密度随着时间迅速上升，进而增大了晶粒封装的难度。一些应用要求集成电路晶粒具有更强大的并行处理能力。封装技术可用于多个晶粒的整合，从而使得达成更大程度的并行处理能力。

在一些封装技术中，集成电路晶粒在被封装之前自晶片单体化。此种封装技术的有利特征是可形成扇出型封装(fanout package)，所述扇出型封装使得晶粒上的I/O垫能够被重布线至更大的面积。因此可增加晶粒表面上的I/O垫的数目。

发明内容

在一实施例中，一种集成电路封装包括：处理器晶粒，包括电路区块，所述电路区块包括具有第一技术节点(technology node)的有源装置；电源闸控晶粒(power gatingdie)，包括具有第二技术节点的功率半导体装置，所述第二技术节点大于所述第一技术节点；以及第一重布线结构，包括第一金属化图案，所述第一金属化图案包括电力供应源线及电力供应接地线，其中所述电路区块的第一子集经由所述功率半导体装置电性耦合至所述电力供应源线及所述电力供应接地线，且所述电路区块的第二子集永久地电性耦合至所述电力供应源线及所述电力供应接地线。

在一实施例中，一种集成电路封装包括：处理器晶粒，包括电路区块，所述电路区块包括具有第一技术节点的有源装置；电源闸控晶粒，藉由介电质对介电质结合及藉由金属对金属结合直接结合至所述处理器晶粒，所述电源闸控晶粒包括具有第二技术节点的功率半导体装置，所述第二技术节点大于所述第一技术节点，所述功率半导体装置电性耦合至所述电路区块的第一子集；介电层，环绕所述电源闸控晶粒；第一导通孔，延伸穿过所述介电层，所述第一导通孔电性耦合至所述电路区块的第二子集；以及第一重布线结构，包括第一金属化图案，所述第一金属化图案包括连接至所述第一导通孔及所述电源闸控晶粒的电力供应源线；封装衬底；以及第一导电连接件，将所述封装衬底连接至所述第一重布线结构的所述第一金属化图案。

在一实施例中，一种集成电路封装的形成方法包括：将电源闸控晶粒结合至晶片(wafer)，所述晶片包括处理器晶粒，所述电源闸控晶粒与所述处理器晶粒包括节距(pitch)不同的有源装置，所述电源闸控晶粒包括第一导通孔；在所述电源闸控晶粒周围且在所述晶片上形成介电层；在第一介电层中图案化出开口，所述开口暴露出所述处理器晶粒的晶粒连接件；将导电材料镀覆于所述开口中及所述晶粒连接件上；将所述导电材料平坦化以在所述开口中形成第二导通孔，所述平坦化暴露出所述电源闸控晶粒的所述第一导通孔；以及锯切所述介电层及所述晶片以将所述处理器晶粒单体化。

附图说明

结合附图阅读以下详细说明，会最佳地理解本揭露的各个态样。注意，根据行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1、图2及图3是根据一些实施例的用于形成集成电路封装的工艺期间的中间步骤的各种视图。

图4、图5及图6是根据一些实施例的用于形成实施集成电路封装的系统的工艺期间的中间步骤的剖视图。

图7是根据一些其他实施例的集成电路封装及实施所述集成电路封装的系统的剖视图。