[发明专利]FIFO存储器及FIFO存储器的处理方法在审
| 申请号： | 202011130749.X | 申请日： | 2020-10-21 |
| 公开（公告）号： | CN112286489A | 公开（公告）日： | 2021-01-29 |
| 发明（设计）人： | 项圣文;刘应 | 申请（专利权）人： | 深圳市紫光同创电子有限公司 |
| 主分类号： | G06F5/06 | 分类号： | G06F5/06;G06F1/24 |
| 代理公司： | 深圳国新南方知识产权代理有限公司 44374 | 代理人： | 周雷 |
| 地址： | 518000 广东省深圳市南山区粤海*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | fifo 存储器 处理 方法 | ||
1.一种FIFO存储器的处理方法，其特征在于，所述FIFO存储器包括数据缓存模块和地址控制模块；所述处理方法包括，
所述地址控制模块接收所述数据缓存模块的空/满状态信号；
所述地址控制模块调整所述数据缓存模块的读写地址差值。
2.根据权利要求1所述的FIFO存储器的处理方法，其特征在于，所述读写地址差值通过寄存器参数配置。
3.根据权利要求1所述的FIFO存储器的处理方法，其特征在于，所述地址控制模块配置所述数据缓存模块的读地址初始值和写地址初始值。
4.一种FIFO存储器，其特征在于，包括：数据缓存模块、地址控制模块、写地址总线、读地址总线、写满信号线、读空信号线；
所述地址控制模块与所述数据缓存模块分别通过所述写地址总线、读地址总线、写满信号线、读空信号线电性相连；其中，
所述地址控制模块接收所述数据缓存模块的空/满状态信号；
所述地址控制模块调整所述数据缓存模块的读写地址差值。
5.根据权利要求4所述的FIFO存储器，其特征在于，所述读写地址差值通过寄存器参数配置。
6.根据权利要求4所述的FIFO存储器，其特征在于，所述地址控制模块配置所述数据缓存模块的读地址初始值和写地址初始值。
7.根据权利要求4所述的FIFO存储器，其特征在于，所述FIFO存储器还包括：用于输入写时钟频率的写时钟端口和用于输入读时钟频率的读时钟端口；所述读时钟端口分别与所述数据缓存模块、地址控制模块电性相连；所述写时钟端口分别与所述数据缓存模块、地址控制模块电性相连；其中，所述读时钟频率和写时钟频率二者频率相同、相位不同。
8.根据权利要求4所述的FIFO存储器，其特征在于，所述FIFO存储器还包括：复位端口、异常状态指示端口；所述地址控制模块分别与所述复位端口、异常状态指示端口电性相连。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市紫光同创电子有限公司，未经深圳市紫光同创电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011130749.X/1.html，转载请声明来源钻瓜专利网。
