[发明专利]晶圆的测试结构在审
申请号: | 202011131476.0 | 申请日: | 2020-10-21 |
公开(公告)号: | CN112259527A | 公开(公告)日: | 2021-01-22 |
发明(设计)人: | 周源;张小麟;王超;李静怡;朱林迪;梁维佳;常东旭;杨棂鑫;于江勇 | 申请(专利权)人: | 北京燕东微电子科技有限公司 |
主分类号: | H01L23/544 | 分类号: | H01L23/544;H01L21/66;G01R31/26 |
代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 蔡纯;杨思雨 |
地址: | 100176 北京市大兴区北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 测试 结构 | ||
1.一种晶圆的测试结构,所述晶圆包括至少一个半导体器件,所述半导体器件具有套刻的第一结构与第二结构;其特征在于,所述测试结构包括:
第一导电部;以及
第二导电部,与所述第一导电部构成第一电容;
其中,沿第一方向,随着所述第一结构与所述第二结构之间相对位置的偏差增大,所述第一导电部在所述第二导电部上的正投影面积递增或递减,使所述第一电容的电容量随之变化;
所述第一方向垂直于所述晶圆的厚度方向。
2.根据权利要求1所述的测试结构,其特征在于,还包括第三导电部,与所述第一导电部构成第二电容;
其中,沿所述第一方向,所述第二导电部与所述第三导电部分别位于所述第一导电部的两侧,且随着所述第一结构与所述第二结构之间相对位置的偏差增大,所述第一导电部在所述第三导电部上的正投影面积递增或递减,使所述第二电容的电容量随之变化。
3.根据权利要求2所述的测试结构,其特征在于,沿所述第一方向,
在所述第一结构与所述第二结构之间的相对距离为预设值的情况下,所述第一电容与所述第二电容的电容值相同;
在所述第一结构与所述第二结构之间的相对距离不等于预设值的情况下,随着所述第一结构与所述第二结构之间相对位置的偏差增大,所述第一电容的电容量与所述第二电容的电容量变化的趋势相反,且变化量相同。
4.根据权利要求2所述的测试结构,其特征在于,还包括:
隔离层,覆盖所述第二导电部与所述第三导电部,所述第一导电部位于所述隔离层的表面;
穿设于所述隔离层中的多个连接柱;
第二电极,位于所述隔离层表面,与所述第一导电部间隔设置,并经相应连接柱与第二导电部电连接;以及
第三电极,位于所述隔离层表面,与所述第一导电部间隔设置,并经相应连接柱与第三导电部电连接。
5.根据权利要求4所述的测试结构,其特征在于,所述第二电极、所述第三电极以及所述第一导电部均为焊盘,
所述第二电极、所述第三电极分别与相应连接柱直接接触;或者所述第二电极、所述第三电极通过位于所述晶圆中的电连接层与所述连接柱连接。
6.根据权利要求2所述的测试结构,其特征在于,还包括:
隔离层,覆盖所述第二导电部与所述第三导电部,且所述第一导电部位于所述隔离层的表面;
覆盖介质层,位于所述隔离层上并覆盖所述第一导电部;
多个连接柱,一部分所述连接柱穿过所述覆盖介质层,另一部分所述连接柱穿过所述覆盖介质层与所述隔离层;
第一电极,位于所述覆盖介质层表面,与所述第一导电部的位置对应并经相应所述连接柱与所述第一导电部电连接;
第二电极,位于所述覆盖介质层表面,与所述第一电极间隔设置,并经相应连接柱与第二导电部电连接;以及
第三电极,位于所述覆盖介质层表面,与所述第一电极间隔设置,并经相应连接柱与第三导电部电连接。
7.根据权利要4至6任一项所述的测试结构,其特征在于,所述第一导电部包括位于衬底上方的导电层,
所述第二导电部包括位于所述衬底中的掺杂区或者位于所述衬底上方的导电层,
所述第三导电部包括位于所述衬底中的掺杂区或者位于所述衬底上方的导电层。
8.根据权利要求7所示的测试结构,其特征在于,所述第一导电部为位于衬底上方的掺杂多晶硅层或金属层,所述第二导电部和所述第三导电层均为位于所述衬底中的掺杂区;或者
所述第一导电部为位于衬底上方的金属层,所述第二导电部和所述第三导电层均为位于所述衬底上方的金属层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京燕东微电子科技有限公司,未经北京燕东微电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202011131476.0/1.html,转载请声明来源钻瓜专利网。