[发明专利]晶圆的测试结构

说明书

本专利申请公开了一种晶圆的测试结构，该晶圆包括至少一个半导体器件，半导体器件具有套刻的第一结构与第二结构；该测试结构包括：第一导电部；以及第二导电部，与第一导电部构成第一电容；其中，沿第一方向，随着第一结构与第二结构之间相对位置的偏差增大，第一导电部在第二导电部上的正投影面积递增或递减，使第一电容的电容量随之变化；第一方向垂直于晶圆的厚度方向。本申请提供的测试结构，以两个导电部之间构成的电容的电容量变化，体现半导体器件两个套刻结构之间相对位置的偏差，这样在完成器件制程后可通过电容量确定半导体器件的两个套刻结构之间的相对偏差距离与方向，解决了传统光学测试方法难以在制程完成后确定套刻精度的问题。

技术领域

本申请涉及半导体器件制造领域，更具体地，涉及晶圆的测试结构。

背景技术

半导体器件的制造过程非常复杂，通常需要在晶圆表面施加数百道甚至上千次各种不同工艺过程，从而在晶圆上制作出各种具备特定电学特性的半导体器件。为了保证器件的加工过程更加顺利，通常会在晶圆的无效区域，例如划片道(Scribe Lane)中，设计和制作各种监控图形，并通过光学测量手段对加工工艺的结果进行检测。

重合精度是半导体器件的制程中最重要的过程参数之一，该参数可以表征两次光刻步骤对应的两个结构的相对位置偏差。一个半导体器件的制程通常需要经过几次到数十次不等的光刻步骤，工程师在设计器件时通常考虑了极限的重合精度要求，并以此作为层与层之间的套准余量，从而要求光刻工艺各个层间套准时控制重合精度参数，一旦超出极限的重合精度，器件可能面临性能退化或失效。有经验的光刻工程师通常会在每一层光刻时，利用光学测量的方法对特定位置的监控图形进行测量，以尽量保证该次光刻输出合格的版层图形，但即使经过严格的测试，依旧无法保证所有图形的套刻都是受控的。当半导体器件制作完成，大部分监控图形变得无法通过光学方法识别，有些甚至无法留存在晶圆上，因此无法再进行重合精度的提取，一旦器件发生失效，将无法直接判断是否为重合精度的问题。

因此，希望提供一种改进的晶圆测试结构，以便在完成器件制作后依然可以提取出表征两次光刻步骤对应的两个结构的相对位置偏差的参数。

发明内容

有鉴于此，本发明提供了一种改进的晶圆测试结构，在完成器件制程后可通过两个导电部构成的电容的电容量确定半导体器件的两个套刻结构之间的相对偏差距离与方向。

根据本发明实施例提供一种晶圆的测试结构，晶圆包括至少一个半导体器件，半导体器件具有套刻的第一结构与第二结构；测试结构包括：第一导电部；以及第二导电部，与第一导电部构成第一电容；其中，沿第一方向，随着第一结构与第二结构之间相对位置的偏差增大，第一导电部在第二导电部上的正投影面积递增或递减，使第一电容的电容量随之变化；第一方向垂直于晶圆的厚度方向。

可选地，还包括第三导电部，与第一导电部构成第二电容；其中，沿第一方向，第二导电部与第三导电部分别位于第一导电部的两侧，且随着第一结构与第二结构之间相对位置的偏差增大，第一导电部在第三导电部上的正投影面积递增或递减，使第二电容的电容量随之变化。

可选地，沿第一方向，在第一结构与第二结构之间的相对距离为预设值的情况下，第一电容与第二电容的电容值相同；在第一结构与第二结构之间的相对距离不等于预设值的情况下，随着第一结构与第二结构之间相对位置的偏差增大，第一电容的电容量与第二电容的电容量变化的趋势相反，且变化量相同。

可选地，还包括：隔离层，覆盖第二导电部与第三导电部，第一导电部位于隔离层的表面；穿设于隔离层中的多个连接柱；第二电极，位于隔离层表面，与第一导电部间隔设置，并经相应连接柱与第二导电部电连接；以及第三电极，位于隔离层表面，与第一导电部间隔设置，并经相应连接柱与第三导电部电连接。

可选地，第二电极、第三电极以及第一导电部均为焊盘，第二电极、第三电极分别与相应连接柱直接接触；或者第二电极、第三电极通过位于晶圆中的电连接层与连接柱连接。