[发明专利]一种半导体结构的制造方法

说明书

本发明提出一种半导体结构的制造方法，包括：将多个衬底置于沉积腔体中，所述腔体至少包括第一区域，第二区域和第三区域，所述第三区域位于所述腔体的顶部，所述第二区域位于所述腔体的中部，所述第一区域位于所述腔体的底部；将位于所述第一区域上的所述衬底定义为第一衬底，将位于所述第二区域上的所述衬底定义为第二衬底，将位于第三区域上的所述衬底定义为第三衬底；形成多晶硅层于所述第一衬底，所述第二衬底和所述第三衬底上；分别对不同区域的所述多晶硅层进行掺杂处理，以形成第一多晶硅掺杂层，第二多晶硅掺杂层和第三多晶硅掺杂层。该半导体结构的制造方法可以缩小第一半导体结构，第二半导体结构和第三半导体结构之间的电阻差异。

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体结构的制造方法。

背景技术

在集成电路工艺制程中经常采用多晶硅薄膜电阻，用于 MOS 栅结构中的多晶硅采用重掺杂以提高导电性，通常方块电阻在25～50Ω/SQ(方块)。轻掺杂多晶薄膜一般为几千到几万欧姆每方块，通常在对多晶硅进行掺杂之后，都需要对多晶硅层进行退火处理，以克服离子注入过程形成的损伤并且活化掺杂的离子，使得多晶硅层的导电性更良好。

通常地，在快速热退火过程中，通入成本相对较低的N₂作为保护气体。采用这种传统的快速热退火工艺对多晶硅掺杂激活时，容易导致晶圆上的多晶硅的电阻分布不均匀，同时也导致半导体结构之间的电阻的差异变大。

发明内容

鉴于上述现有技术的缺陷，本发明提出一种半导体结构的制造方法，以缩小半导体结构之间的电阻差异。

为实现上述目的及其他目的，本发明提出一种半导体结构的制造方法，包括：

将多个衬底置于沉积腔体中，所述腔体至少包括第一区域，第二区域和第三区域，所述第三区域位于所述腔体的顶部，所述第二区域位于所述腔体的中部，所述第一区域位于所述腔体的底部；将位于所述第一区域上的所述衬底定义为第一衬底，将位于所述第二区域上的所述衬底定义为第二衬底，将位于第三区域上的所述衬底定义为第三衬底；

形成多晶硅层于所述第一衬底，所述第二衬底和所述第三衬底上；

分别对不同区域的所述多晶硅层进行掺杂处理，以形成第一多晶硅掺杂层，第二多晶硅掺杂层和第三多晶硅掺杂层；

对所述多个衬底分别退火；其中，在对所述第一多晶硅掺杂层、所述第二多晶硅掺杂层和所述第三多晶硅掺杂层分别退火时，向所述第一多晶硅掺杂层、所述第二多晶硅掺杂层和所述第三多晶硅掺杂层通入不同流量的氧气，以分别形成第一氧化层、第二氧化层和第三氧化层；

其中，所述第一氧化层，所述第二氧化层和所述第三氧化层的厚度不同。

进一步地，所述第一氧化层的厚度大于所述第二氧化层的厚度，所述第二氧化层的厚度大于所述第三氧化层的厚度。

进一步地，所述第一多晶硅掺杂层在退火处理时通入所述氧气的流量大于所述第二多晶硅掺杂层在退火处理时通入所述氧气的流量。

进一步地，所述第二多晶硅掺杂层在退火处理时通入所述氧气的流量大于所述第三多晶硅掺杂层在退火处理时通入所述氧气的流量。

进一步地，所述第一氧化层的厚度在30-100埃之间；所述第二氧化层的厚度在20-70埃之间；所述第三氧化层的厚度在10-40埃之间。

进一步地，在所述退火中，当温度上升至200-700℃时，通入所述氧气。

进一步地，所述第一多晶硅掺杂层在退火处理时通入所述氧气的流量在15-20slm之间；所述第二多晶硅掺杂层在退火处理时通入所述氧气的流量在10-15 slm之间；所述第三多晶硅掺杂层在退火处理时通入所述氧气的流量在0.1-10 slm之间。