[发明专利]一种SiC MOSFET器件元胞及其制造方法在审

专利信息
申请号: 202011138568.1 申请日: 2020-10-22
公开(公告)号: CN112086507A 公开(公告)日: 2020-12-15
发明(设计)人: 易波;伍争;魏文静;张千;向勇 申请(专利权)人: 电子科技大学
主分类号: H01L29/06 分类号: H01L29/06;H01L29/423;H01L29/78;H01L21/336
代理公司: 成都正华专利代理事务所(普通合伙) 51229 代理人: 李蕊
地址: 611731 四川省成*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 sic mosfet 器件 及其 制造 方法
【权利要求书】:

1.一种SiC MOSFET器件元胞,其特征在于,包括:半导体第一主表面和半导体第二主表面、设置于第一主表面和第二主表面之间的N-耐压层(1)、N型缓冲层(2)、重掺杂N型衬底(3)、两个P型电场屏蔽层(5)、N型层(7)、N型外延层(8)、栅氧化层(13)、多晶硅栅(12)、金属栅电极(9)、两个P型体区(11)、两个N+源极区(10)、两个肖特基金属区(6)、设置于第一主表面上的两个源极金属(14)和设置于第二主表面的漏极金属(4);

所述重掺杂N型衬底(3)与第二主表面固定连接;所述N型缓冲层(2)位于重掺杂N型衬底(3)的上表面;所述耐压层(1)位于N型缓冲层(2)的上表面;所述两个P型电场屏蔽区(5)分别位于耐压层(1)的部分上表面;所述N型层(7)位于所述两个P型电场屏蔽区(5)之间;所述N型外延层(8)设置于所述P型电场屏蔽区(5)和所述N型层(7)上表面;从第一主表面到半导体内的N型外延层(8)内设置有一个槽,用于制作槽栅;所述槽不与所述P型电场屏蔽层(5)以及N型层(7)接触;所述槽由槽壁栅氧化层(13)和槽内填充重掺杂多晶硅栅(12)构成;所述槽的两侧槽壁外的半导体内各分别设置了一个P型体区(11);所述两个P型体区(11)位于N型外延层(8)上表面并且与槽壁接触;所述两个P型体区(11)上表面和第一主表面之间分别设置有两个N+源极区(10);所述两个N+源极区(10)与槽壁接触,且每一个N+源极区(10)上均覆盖了一个源极金属(14);所述多晶硅栅(12)上覆盖有金属栅电极(9);每一个所述肖特基金属区(6)均与一个源极金属(14)接触;

所述两个肖特基金属区(6)分别位于所述槽两侧并且从第一主表面贯穿进入半导体体内,其深入半导体的距离大于槽底距第一主表面的距离,并且各自与槽两侧的一个N+源极区(10)、一个P型体区(11)、N型外延层(8)、N型层(7)和一个P型电场屏蔽层(5)分别接触;所述每一个肖特基金属区(6)和N型外延层(8)接触的界面形成N型肖特基接触,即肖特基结界面;

所述两个P型电场屏蔽区(5)分别位于槽中心的垂直于第一主表面的中心线两侧,并且各自从槽两侧的肖特基结界面向槽的中心方向延伸w的距离,其掺杂浓度在1×1018cm-3以上,其中,距离w0.5um;

所述N型区(7)和N型外延层(8)的掺杂浓度均大于N-耐压层(1)掺杂浓度。

2.一种SiC MOSFET器件元胞的制造方法,其特征在于,包括如下步骤:

A1、在N-耐压层(1)表面离子注入相互接触的N型层(7)和两个P型电场屏蔽区(5),在N-耐压层(1)上外延生长N型外延层(8)和两个P型体区(11);

A2、在步骤A1的半导体第一主表面进行注入离子、刻蚀,高温退火、栅氧生长以及多晶硅淀积,得到初步的MOS管;

A3、对于初步的MOS管,如果两个肖特基金属区(6)和两个源极金属(14)为相同材料,则淀积源极金属区域,再光刻、之后刻蚀源极金属区域得到两个源极金属(14)和金属栅电极(9);如果二者材料不相同,则淀积肖特基金属区域后刻蚀掉两个肖特基金属区(6)所在槽以外的金属,再淀积源极金属区域,再光刻、之后刻蚀源极金属区域得到两个源极金属(14)和金属栅电极(9);

A4、对步骤A3得到的MOS管的表面采用CVD生长钝化层,在第二主表面采用金属进行淀积,得到漏极金属(4);

A5、对步骤A4得到的MOS管进行退火处理,得到欧姆接触,完成对SiC MOSFET器件元胞的制造。

3.根据权利要求2所述的SiC MOSFET器件元胞的制造方法,其特征在于,所述步骤A2包括以下分步骤:

A21、首先光刻出两个N+源极区(10)的窗口,采用离子注入形成N型重掺杂,得到两个N+源极区(10);

A22、对步骤A21得到的MOS管覆盖保护性碳膜,再采用1600℃~1800℃高温对其进行退火处理激活杂质,去除碳膜;

A23、将去除碳膜的MOS管的淀积金属Ni或者介质层作为硬掩膜层,光刻出槽以及两个肖特基金属区(6)的位置;采用ICP或RIE刻蚀掉两个肖特基金属区(6)以及槽位置的硬掩膜层,继续采用ICP或RIE刻蚀,将两个肖特基金属区(6)位置和槽的位置的半导体刻蚀到槽所需深度;

A24、保留A23中的硬掩膜层,涂光刻胶,曝光出两个肖特基金属区(6)所在位置;利用A23中的硬掩膜层自对准继续刻蚀,直至两个肖特基金属区(6)深度达到各自下方的两个P型电场屏蔽区(5)内;去除光刻胶和掩膜层;

A25、采用热氧化或CVD淀积,在刻蚀出的槽的槽壁和槽底上生长一层栅氧化层(13);淀积多晶硅栅(12)、光刻后刻蚀掉槽以外区域的多晶硅,得到初步的MOS管。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/202011138568.1/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top