[发明专利]一种逻辑电路的生成方法、生成装置、门电路和逻辑电路

说明书

本申请公开了一种逻辑电路的生成方法、生成装置、门电路和逻辑电路，逻辑电路的生成方法包括：设计并生成初始隧穿场效应晶体管逻辑电路，初始隧穿场效应晶体管逻辑电路包括至少一个逻辑门；确定逻辑门的串联支路中与逻辑门的输入节点连接的第一隧穿场效应晶体管；使用场效应晶体管替换第一隧穿场效应晶体管；在逻辑门的串联支路与逻辑门的输出节点之间增加第二隧穿场效应晶体管，生成逻辑电路。能够克服隧穿场效应晶体管在串联支路中造成的电流衰减过大的缺陷，以及克服替换入逻辑门中的场效应晶体管所导致的漏电流增大的缺陷，从而逻辑门由于其串联支路中电流衰减过大导致的性能、噪声容限等发生退化，提高逻辑电路的性能。

技术领域

本申请涉及电路技术领域，尤其涉及一种逻辑电路的生成方法、生成装置、门电路和逻辑电路。

背景技术

随着集成电路中的半导体器件尺寸逐渐微缩，集成电路芯片的性能不断上升，带来的问题是其功耗也逐步增大，这一问题在低功耗需求大的领域中引发挑战。传统的金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(Metal-Oxide-SemiconductorField-Effect Transistor,MOSFET)器件的亚阈值斜率在室温条件下存在60mV/dec的理论极限值，使其难以通过持续降低工作电压VDD来降低功耗。为了适应集成电路的低功耗发展趋势，新型超低功耗器件，即隧穿场效应晶体管(TunnelingField-Effect Transistor，TFET)采用栅控源区与沟道之间的带带隧穿宽度，以此控制源端价带电子隧穿到沟道导带(或沟道价带电子隧穿到源端导带)形成隧穿电流。理论上它可以实现室温条件下低于60mV/dec的亚阈值斜率，且具有超低的泄漏电流，尤其是硅基TFET，能实现小于传统MOSFET约两个数量级的关态泄漏电流。

然而硅基TFET的非线性开启特性导致其在串联的时候电流有严重的衰减，一旦TFET器件用于标准逻辑单元电路(例如多输入与非门、或非门等)，其串联支路中过小的电流会使逻辑电路的性能、噪声容限等发生严重退化。

综上所述，需要提供一种能够避免逻辑电路中的标准逻辑单元电路(逻辑门)由于其串联支路中电流衰减过大导致的性能、噪声容限等发生严重退化的逻辑电路的生成方法、生成装置、门电路和逻辑电路。

发明内容

为解决以上问题，本申请提出了一种逻辑电路的生成方法、生成装置、门电路和逻辑电路。

第一方面，本申请提出了一种逻辑电路的生成方法，包括：

设计并生成初始隧穿场效应晶体管逻辑电路，所述初始隧穿场效应晶体管逻辑电路包括至少一个逻辑门；

确定所述逻辑门的串联支路中与所述逻辑门的输入节点连接的第一隧穿场效应晶体管；

使用场效应晶体管替换所述第一隧穿场效应晶体管；

在所述逻辑门的串联支路与所述逻辑门的输出节点之间增加第二隧穿场效应晶体管，生成逻辑电路。

优选地，所述使用场效应晶体管替换所述第一隧穿场效应晶体管，包括：

确定所述逻辑门中的第一隧穿场效应晶体管的第一数量；

使用与所述第一数量相同的场效应晶体管按照所述第一隧穿场效应晶体管在所述逻辑门中的连接方式，对所述逻辑门中的第一隧穿场效应晶体管进行替换，

或选择一个所述第一隧穿场效应晶体管，使用一个场效应晶体管按照被选择的所述第一隧穿场效应晶体管在所述逻辑门中的连接方式，对所述逻辑门中被选择的第一隧穿场效应晶体管进行替换。

优选地，所述在所述逻辑门的串联支路与所述逻辑门的输出节点之间增加第二隧穿场效应晶体管，生成逻辑电路，包括：

在所述逻辑门的串联支路中确定与所述逻辑门的输出节点连接的场效应晶体管，此场效应晶体管为第一场效应晶体管；