[发明专利]一种地址可控异步缓存器及异步缓存方法

权利要求书

1.一种地址可控异步缓存器，其特征在于，包括：

一先入先出寄存器，用于存放包随路信息；

一异步真双端口RAM，用于存放缓存数据；

一地址计算单元，用于计算数据写RAM地址；

一异步先进先出缓存器单元，用于将数据包变换时钟域，包括写时钟域和读时钟域；

一剩余空间计算单元，用于计算剩余包数。

2.根据权利要求1所述的地址可控异步缓存器，其特征在于，在写时钟域，写单元的数据包写结束信号同时作为写数据和写使能输入异步先进先出缓存器单元，该异步先进先出缓存器单元的读使能端口固定接高电平，写结束信号从该异步先进先出缓存器单元的输出端输出并且转换到读时钟域，作为读时钟域的写数据包时钟信号；

在读时钟域，从该异步先进先出缓存器单元的非空信号引出至读单元，读单元的数据包读结束信号和写时钟信号共同输入剩余空间计算单元计算剩余包数，写单元根据剩余包数判断是否继续往缓存器写数据包；

写结束信号输入地址计算单元，每个写结束信号触发写RAM的基地址累加，得到每一包数据写RAM的基地址，再与写单元的写数据地址相加，得到写数据总线数据，并写入RAM的地址；

当写结束信号拉高时，将包随路信息写入先入先出寄存器中，在读结束信号拉高时从INFO_FIFO中读出包随路信息。

3.根据权利要求1所述的地址可控异步缓存器，其特征在于，所述剩余空间计算单元在读时钟域的每个读时钟上升沿刷新剩余包数，其计算方式为：剩余包数复位初始值，时钟上升沿时，若写数据包时钟信号为高电平，读结束信号为低电平，则剩余包数减1，若写数据包时钟信号为低电平，读结束信号为高电平，则剩余包数加1，若时钟上升沿时刻写数据包时钟信号和读结束信号同为高电平或低电平，则剩余包数保持不变。

4.根据权利要求1所述的地址可控异步缓存器，其特征在于，所述RAM的深度为N*M，将RAM划分为N个单元块，每个单元块存入一数据包，每一数据包的包长通过参数设置为从0至M的任意值。

5.根据权利要求1所述的地址可控异步缓存器，其特征在于，当写口写数据时，通过写地址总线、写数据总线、写使能信号和写结束信号线进行控制，当一次写多包数据时，则连续写入包信息，发送数据；缓存中数据包数不为零时，读口读取数据。

6.根据权利要求4所述的地址可控异步缓存器，其特征在于，当设置写数据的最大包长为M，写口要写入数据时，将写使能拉高，并开始在写数据总线上传输有效数据，每一数据包的写地址从低地址累加到高地址，或乱序传输，写数据总线和写使能线经过时钟延迟单元与地址计算单元在时序上对齐后，存入异步真双端口RAM。

7.一种地址可控异步缓存方法，其特征在于，包括以下步骤：

S01：在写时钟域，写单元的数据包写结束信号同时作为写数据和写使能输入异步先进先出缓存器单元，该异步先进先出缓存器单元的读使能端口固定接高电平，写结束信号从该异步先进先出缓存器单元的输出端输出并且转换到读时钟域，作为读时钟域的写数据包时钟信号；写结束信号输入地址计算单元，每个写结束信号触发写RAM的基地址累加，得到每一包数据写RAM的基地址，再与写单元的写数据地址相加，得到写数据总线数据，并写入RAM的地址；当写结束信号拉高时，将包随路信息写入先入先出寄存器中，在读结束信号拉高时从INFO_FIFO中读出包随路信息；

S02：在读时钟域，从该异步先进先出缓存器单元的非空信号引出至读单元，读单元的数据包读结束信号和写时钟信号共同输入剩余空间计算单元计算剩余包数，写单元根据剩余包数判断是否继续往缓存器写数据包。

8.根据权利要求7所述的地址可控异步缓存方法，其特征在于，所述剩余空间计算单元在读时钟域的每个读时钟上升沿刷新剩余包数，其计算方式为：剩余包数复位初始值，时钟上升沿时，若写数据包时钟信号为高电平，读结束信号为低电平，则剩余包数减1，若写数据包时钟信号为低电平，读结束信号为高电平，则剩余包数加1，若时钟上升沿时刻写数据包时钟信号和读结束信号同为高电平或低电平，则剩余包数保持不变。