[发明专利]一种地址可控异步缓存器及异步缓存方法

说明书

本发明公开了一种地址可控异步缓存器，在写时钟域，写单元的数据包写结束信号同时作为写数据和写使能输入异步先进先出缓存器单元，该异步先进先出缓存器单元的读使能端口固定接高电平，写结束信号从该异步先进先出缓存器单元的输出端输出并且转换到读时钟域，作为读时钟域的写数据包时钟信号；在读时钟域，从该异步先进先出缓存器单元的非空信号引出至读单元，读单元的数据包读结束信号和写时钟信号共同输入剩余空间计算单元计算剩余包数，写单元根据剩余包数判断是否继续往缓存器写数据包。可以异步读写并显示剩余空间包数，大大提升电路开发效率，方便用户使用。

技术领域

本发明涉及一种异步缓存器，具体地涉及一种地址可控异步读写并显示剩余空间包数的异步缓存器及异步缓存方法。

背景技术

缓存器是一种先进先出的数据缓存器，先进入的数据先从FIFO缓存器中读出，但与RAM相比没有外部读写地址线，使用比较简单，但只能顺序写入数据，顺序的读出数据，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。

缓存器一般用于不同时钟域之间的数据传输，比如FIFO的一端是AD数据采集，另一端为PCI总线，那么在两个不同的时钟域间就可以采用FIFO来作为数据缓冲。另外对于不同宽度的数据接口也可以使用FIFO缓存器，例如单片机为8位数据输出，而DSP可能是16位数据输入，在单片机与DSP连接时就可以使用FIFO缓存器来达到数据匹配的目的。

根据FIFO工作时钟域，可以将FIFO缓存器分为同步FIFO缓存器和异步FIFO缓存器。同步FIFO缓存器是指读时钟和写时钟为同一个时钟，在时钟沿来临时同时发生读写操作；异步FIFO缓存器是指读写时钟不一致，读写时钟是互相独立的。

对于异步缓存器，目前一般多将FIFO缓存器的深度设计成2^N个地址块，其中，N为FIFO缓存器的宽度，但实际应用中可能需要的FIFO缓存器的深度往往比2^N小很多，例如：需要的FIFO缓存器的深度为100，但必须使用深度为2^7=128的FIFO缓存器。这样，会浪费FIFO缓存器的寻址空间，也会增加FIFO缓存器的占用空间，不利于使得FIFO缓存器的设备的小型化。

目前，研究存储器和缓存器的专利有很多，比如专利号为CN201320608667的《一种异步缓存方法、异步缓存器及集成电路》中提供了一种深度任意的偶数个地址块的异步缓存器，能够使异步缓存器的深度更加符合需求，避免使用大深度异步缓存器时，浪费较多寻址空间，并且结构简单，易于电路实现，尽可能的减小了异步缓存器的尺寸，更加利于使用异步缓存器的设备的小型化，但是无法查到剩余包数，不方便用户使用。专利号为US2020125443A1的《FAST PAGE CONTINUOUS READ》公开了一种存储设备，包括：包括多个位线的存储阵列；耦合到具有页宽的多个位线的页缓冲区；I/O数据单元的输入/输出接口，其I/O宽度小于所述页宽的缓存，但都为F缓存读写算法设计，目前没还有查到剩余包数可视的缓存电路。本发明因此而来。

发明内容

针对上述存在的技术问题，本发明目的是：提供了一种地址可控可以异步读写并显示剩余空间包数的异步缓存器，采用异步FIFO加异步双端口RAM的方式，用户可以写入多包数据后再异步读取，每包数据的长度可在零和缓存固定包长之间。缓存电路会在每次读写一包数据后更新当前缓存剩余可用的包数。并且用户不需要在写数据前自己计算写数据在缓存内存放的地址，只需从零累加，大大提升电路开发效率，方便用户使用。

本发明的技术方案是：

一种地址可控异步缓存器，包括：

一先入先出寄存器，用于存放包随路信息；

一异步真双端口RAM，用于存放缓存数据；

一地址计算单元，用于计算数据写RAM地址；

一异步先进先出缓存器单元，用于将数据包变换时钟域，包括写时钟域和读时钟域；