[发明专利]一种半导体器件及其制造方法

说明书

公开了一种半导体器件及其制造方法，半导体器件包括衬底，衬底中设有有源区，有源区位于衬底顶部；还包括：介质层，位于衬底的顶表面上，介质层中设有贯穿孔，贯穿孔位于有源区的顶表面上，介质层远离有源区部分的厚度大于靠近有源区部分的厚度；金属层，位于介质层的顶表面上，经介质层的侧表面向下延伸至有源区上方，并填充贯穿孔以与有源区形成电连接。该半导体器件及其制造方法，其衬底表面设有介质层，该介质层在对应有源区的位置形成有贯穿孔，且介质层靠近有源区部分的厚度小于远离有源区部分的厚度，使金属层能经由介质层的侧表面延伸至有源区，填充贯穿孔形成电连接，简化了器件结构和制作工艺，降低了器件加工难度，提升产品良率。

技术领域

本发明涉及微电子技术领域，具体涉及一种半导体器件及其制造方法。

背景技术

现有半导体器件的结构一般包含半导体衬底、位于半导体衬底中的有源区、位于半导体衬底上方的金属层(金属布线层或引出电极)以及位于半导体衬底与金属层之间的绝缘介质层。绝缘介质层中还设有贯穿孔，贯穿孔内填充有钛、氮化钛、钨等导电材料，以实现有源区与金属层之间的电连接。在此种半导体结构中，半导体衬底与金属层之间往往会形成一个寄生的MOS电容。寄生电容的大小由绝缘介质层的厚度、绝缘介质层的介电常数和金属层的面积决定。当寄生电容大到一定程度，会影响半导体器件的频率响应等参数，使产品性能下降。

为了解决上述问题，目前普遍采用增加绝缘介质层厚度的方法来降低寄生电容。但绝缘介质层厚度的增加也会导致贯穿孔的深宽比增大，一方面会增大贯穿孔的刻蚀难度，很容易造成刻蚀残留；另一方面会增大贯穿孔的填充难度，很难实现完整填充，容易形成空洞，造成器件良率下降。

当然，目前也有采用制作多层较薄的绝缘介质层并多次形成贯穿孔，之后再在贯穿孔中填充导电材料，电连接各个贯穿孔的方式来降低工艺难度的方法，但工艺复杂，成本较高。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，在降低寄生电容的同时，简化器件结构和制作工艺、降低器件加工难度，提高产品良率。

为了实现上述目的，根据本发明第一方面，提供一种半导体器件，包括衬底，衬底中设有有源区，有源区位于衬底顶部；还包括：

介质层，位于衬底的顶表面上，介质层中设有贯穿孔，贯穿孔位于有源区的顶表面上，介质层远离有源区部分的厚度大于靠近有源区部分的厚度；

金属层，位于介质层的顶表面上，经介质层的侧表面向下延伸至有源区上方，并填充贯穿孔以与有源区形成电连接。

进一步地，介质层呈台阶状，台阶的侧表面包括倾斜面，金属层从台阶的顶表面经倾斜面向下延伸至有源区上方。

进一步地，介质层具有两级台阶，其中上级台阶的侧表面包括前述倾斜面；金属层从上级台阶的顶表面经倾斜面向下延伸至下级台阶的顶表面上，并填充贯穿孔以与有源区电连接。

进一步地，倾斜面的顶部与上级台阶的顶表面连接，倾斜面的底部连接下级台阶的顶表面；以两级台阶的总高度为100％计，上级台阶的高度为总高度的70％～95％。

进一步地，下级台阶的高度为0.6～1.5μm。

进一步地，位于贯穿孔中的金属层与有源区的顶表面直接接触。

根据本发明第二方面，提供一种半导体器件的制造方法，包括：

在衬底的顶表面上形成介质层，其中衬底中设有有源区，有源区位于衬底顶部；

在介质层的顶表面上形成第一掩模层，第一掩模层的开口暴露出位于有源区上方的介质层；

经由第一掩模层的开口对介质层进行第一次刻蚀，使剩余的介质层中，远离有源区部分的厚度大于靠近有源区部分的厚度；