[发明专利]一种感光器件及飞行时间测距系统

说明书

本申请适用于飞行时间技术领域，提供一种感光器件及飞行时间测距系统，其中，感光器件包括若干感光像素阵列、若干像素逻辑电路和若干共享逻辑电路，通过使每个感光像素阵列包括以阵列形式排列的若干感光像素，每个感光像素阵列用于接收物体反射的点阵光线投影在感光器件上的单个光斑；使每个像素逻辑电路与一个感光像素连接，每个像素逻辑电路设置于其连接的感光像素所在的感光像素阵列的外围区域；使每个共享逻辑电路与至少一个感光像素阵列中的所有感光像素连接，每个共享逻辑电路设置于其连接的至少一个感光像素阵列的外围区域，可以有效提高感光器件中有效感光面积在感光器件的总面积中的占比。

技术领域

本申请属于飞行时间(Time of flight，TOF)技术领域，尤其涉及一种感光器件及飞行时间测距系统。

背景技术

飞行时间测距法是通过向目标连续发送光脉冲信号，然后接收目标反射的光信号，通过探测光脉冲信号的飞行(往返)时间来得到目标的距离。基于飞行时间技术的单光子测距系统已被广泛应用于消费电子、无人架驶、虚拟现实、增强现实等领域的终端设备。飞行时间测距系统通常包括发射端、接收端和信号处理电路三部分，接收端的核心部件是感光器件，感光器件中最基本的感光像素是单光子雪崩二极管(Single Photon AvalancheDiode，SPAD)。感光像素需要配合淬灭、复位、选通、时间数字信号转换、距离计算等逻辑电路使用，这些逻辑电路在感光器件中占据较大面积，导致感光器件中有效感光面积与感光器件的总面积之比(也即填充因子(fill factor，FF))较低。

发明内容

有鉴于此，本申请实施例提供了一种感光器件及飞行时间测距系统，以解决现有技术中感光器件中有效感光面积与感光器件的总面积之比较低的问题。

本申请实施例的第一方面提供了一种感光器件，包括：

若干感光像素阵列，每个感光像素阵列包括以阵列形式排列的若干感光像素，每个感光像素阵列用于接收物体反射的点阵光线投影在感光器件上的单个光斑；

若干像素逻辑电路，每个像素逻辑电路与一个感光像素连接，每个像素逻辑电路设置于其连接的感光像素所在的感光像素阵列的外围区域；

若干共享逻辑电路，每个共享逻辑电路与至少一个感光像素阵列中的所有感光像素连接，每个共享逻辑电路设置于其连接的至少一个感光像素阵列的外围区域。

在一个实施例中，每个感光像素阵列的尺寸大于或等于单个光斑的尺寸。

在一个实施例中，每个感光像素阵列在行方向上的尺寸大于或等于单个光斑的直径，每个感光像素阵列在列方向上的尺寸大于或等于单个光斑的直径和光斑移动距离之和，列方向为光斑在感光器件上的移动方向。

在一个实施例中，单个光斑的直径为10微米-40微米，光斑移动距离为0微米-20微米，每个感光像素阵列在行上的尺寸大于或等于40微米、在列上的尺寸大于或等于60微米。

在一个实施例中，每个共享逻辑电路与至少两个感光像素阵列中的所有感光像素连接，每个共享逻辑电路用于分时接收与其连接的不同感光像素阵列中的感光像素输出的光子信号。

在一个实施例中，每个像素逻辑电路设置于其连接的感光像素所在的感光像素阵列的四邻域中的一个区域，每个像素逻辑电路与其距离最近一个感光像素连接，每个共享逻辑电路与其连接的感光像素阵列之间间隔有像素逻辑电路，或者，每个共享逻辑电路设置于其连接的感光像素阵列的四邻域中的一个区域。

在一个实施例中，每个感光像素阵列包括M行×2列感光像素，每列感光像素与M行×1列像素逻辑电路相邻，设置于相同行且距离最近的像素逻辑电路与感光像素连接，每个共享逻辑电路与其连接的至少一个感光像素阵列之间间隔M行×1列像素逻辑电路，M为大于或等于1的整数。