[发明专利]一种VCSEL阵列芯片P面连接金属的制备方法在审
| 申请号： | 202011156421.5 | 申请日： | 2020-10-26 |
| 公开（公告）号： | CN112626472A | 公开（公告）日： | 2021-04-09 |
| 发明（设计）人： | 李雪松;姚林松;刘春梅;邱丽琴 | 申请（专利权）人： | 威科赛乐微电子股份有限公司 |
| 主分类号： | C23C14/35 | 分类号： | C23C14/35;C23C14/16;C23C14/58;C25D3/48;C25D5/02;C25D5/48;C25D7/12;C23F1/00;C23C28/02;H01S5/042 |
| 代理公司： | 广州市华学知识产权代理有限公司 44245 | 代理人： | 张晨 |
| 地址： | 404040 重庆*** | 国省代码： | 重庆;50 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 vcsel 阵列 芯片 连接 金属 制备 方法 | ||
1.一种VCSEL阵列芯片P面连接金属的制备方法，其特征在于：包括以下步骤，
S1、在晶圆表面镀上厚度为H1的TiW合金，形成镀膜晶圆；
S2、在镀膜晶圆的出光区上进行上胶、光刻和显影，使得镀膜晶圆的出光区表面形成一层光刻胶；
S3、将形成光刻胶的镀膜晶圆整个表面进行电镀镀金，厚度为需要在晶圆上最终的镀金厚度H2；
S4、除去出光区表面的光刻胶；
S5、使用TiW合金蚀刻液将出光区的TiW合金层去除，完成整个VCSEL芯片P面连接金属的制备。
2.根据权利要求1所述的一种VCSEL阵列芯片P面连接金属的制备方法，其特征在于：所述步骤S1中，在晶圆表面镀上厚度为H1的TiW合金后，再镀上厚度为H3的金种子层，所述H2＞H3；并在所述步骤S4去除光刻胶后，使用金蚀刻液刻蚀去除厚度为H3的晶圆表面出光区的金电镀层。
3.根据权利要求2所述的一种VCSEL阵列芯片P面连接金属的制备方法，其特征在于：所述步骤S1中，采用磁控溅射镀膜的方式，将TiW合金和金种子层镀在晶圆表面。
4.根据权利要求3所述的一种VCSEL阵列芯片P面连接金属的制备方法，其特征在于：所述步骤S4中，将电镀好的晶圆放置于有机清洗剂中清洗，去除光刻胶。
5.根据权利要求4所述的一种VCSEL阵列芯片P面连接金属的制备方法，其特征在于：所述金种子层的厚度H3为需要在晶圆上最终的镀金厚度H2的3％-5％。
6.根据权利要求5所述的一种VCSEL阵列芯片P面连接金属的制备方法，其特征在于：所述TiW合金层的厚度H1小于金种子层的厚度H3。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威科赛乐微电子股份有限公司，未经威科赛乐微电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202011156421.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种多任务的函数到函数回归方法
- 下一篇：拉环检修固定单元及拉环检修设备
- 同类专利
- 专利分类
