[发明专利]一种VCSEL阵列芯片P面连接金属的制备方法

说明书

本发明涉及芯片制备技术领域，公开了一种VCSEL阵列芯片P面连接金属的制备方法，包括以下步骤，S1、在晶圆表面镀上厚度为H₁的TiW合金，形成镀膜晶圆；S2、在镀膜晶圆的出光区上进行上胶、光刻和显影，使得镀膜晶圆的出光区表面形成一层光刻胶；S3、将形成光刻胶的镀膜晶圆整个表面进行电镀镀金，厚度为需要在晶圆上最终的镀金厚度H₂；此步骤中，由于光刻胶不导电，所以出光区被光刻胶覆盖不会镀上金层，只有需要做连接金属的地方会被镀上金层；S4、除去出光区表面的光刻胶；S5、使用TiW合金蚀刻液将出光区的TiW种子层去除，完成整个VCSEL芯片P面连接金属的制备。本发明能够提高贵金属的利用率，降低生产成本。

技术领域

本发明涉及芯片制备技术领域，尤其涉及一种VCSEL阵列芯片P面连接金属的制备方法。

背景技术

垂直腔面发射激光器(VCSEL)芯片是一种激光垂直于顶面射出的激光器芯片。其出光方向垂直衬底，可以很容易地实现高密度二维面阵的集成，实现更高功率输出。要实现二维集成高功率输出，必然需要将VCSEL芯片阵列中所有单颗 VCSEL芯粒使用导电贵金属并联，以实现所有芯粒等电势输入。

但这种并联的导电贵金属的制备，传统方法一般是先使用光刻胶遮挡，在 VCSEL芯片出光区留下光刻胶；再通过B-beam蒸镀VCSEL芯片P面连接金属，一般为先蒸镀一层400埃厚度的Ti层，再蒸镀3um厚的金层，由于整个腔室和整个晶圆表面全都会被蒸镀上贵金属，以及贵金属需要预融等原因，最终只有不到20％的金属会被蒸镀到晶圆上；蒸镀后再通过金属剥离机将晶圆上多余的金属剥离，留下VCSEL芯片互联金属连接整个电极环，现有技术通常剥离部分超过 50％；最终，通过上述方法贵金属的有效利用率不足10％。

因此，上述导电贵金属的制备方法虽然高效，快捷，但是其有一个明显的缺点，就是贵金属浪费严重，利用率极低，在最理想情况下贵金属利用率不足10％，成本较高，不适合企业大批量流片生产。

发明内容

有鉴于此，本发明的目的是提供一种VCSEL阵列芯片P面连接金属的制备方法，在将VCSEL芯片阵列中所有单颗VCSEL芯粒使用导电贵金属并联时，能够提高贵金属的利用率，降低生产成本。

本发明通过以下技术手段解决上述技术问题：

一种VCSEL阵列芯片P面连接金属的制备方法，包括以下步骤，

S1、在晶圆表面镀上厚度为H₁的TiW合金，形成镀膜晶圆；

S2、在镀膜晶圆的出光区上进行上胶、光刻和显影，使得镀膜晶圆的出光区表面形成一层光刻胶；

S3、将形成光刻胶的镀膜晶圆整个表面进行电镀镀金，厚度为需要在晶圆上最终的镀金厚度H₂；此步骤中，由于光刻胶不导电，所以出光区被光刻胶覆盖不会镀上金层，只有需要做连接金属的地方会被镀上金层；

S4、除去出光区表面的光刻胶；

S5、使用TiW合金蚀刻液将出光区的TiW合金层去除，完成整个VCSEL芯片P面连接金属的制备。

进一步，所述步骤S1中，在晶圆表面镀上厚度为H₁的TiW合金后，再镀上厚度为H₃的金种子层，所述H₂＞H₃；并在所述步骤S4去除光刻胶后，使用金蚀刻液刻蚀去除厚度为H₃的晶圆表面出光区的金电镀层。镀上金种子层后，在晶圆表面电镀金时，晶圆表面具有金种子层后，粘附更好，能够达到更好的电镀质量；其中H₂＞H₃，则可以使得种子层少浪费金贵金属，节约成本。

进一步，所述步骤S1中，采用磁控溅射镀膜的方式，将TiW合金和金种子层镀在晶圆表面。磁控溅射镀膜的方式一般可以使得贵金属的利用率达到50％，利用率高。