[发明专利]一种高速ATE测试板及制作方法

说明书

本发明的技术领域为半导体测试领域，提供了一种高速ATE测试板及制作方法，其方法包括步骤：通过导电胶将单层板压合以及高速过孔形成第一高速子板，以及所述第一高速子板对称的第二高速子板；将所述第一高速子板和所述第二高速子板进行压合，并对所述第二高速子板进行外层图形制作形成高速ATE测试板。通过避免经过“控深钻孔(背钻)”的流程，有效地改善了高速ATE测试板高速过孔背钻加工时引入的背钻残桩过长或背钻偏位问题，也消除了高速性能问题。

技术领域

本发明涉及半导体测试领域，尤指一种高速ATE测试板及制作方法。

背景技术

ATE(Automatic Test Equipment)测试板，是半导体测试板里面的一种，也俗称Loard Board，负载测试板or负载基板，是半导体测试环节里面用到的一种基板，用于搭载IC在测试机上测试IC相关性能。

随着67G甚至更高112G的高速传输技术和数字无线处理技术的发展，故对ATE测试板在高速方面的可测试性能也提出了更高的要求，除了对ATE测试板本身的材料在高速方面的要求外，更重要的是对高速加工控制的要求。传统高速ATE测试板在设计过程，如果需要使用到高速信号(如32G及以下)，设计上通常是通孔+控深钻孔(背钻)的形式制作，这种方式较为保险，但是由于控深钻孔(背钻)的技术受限，因此无法满足非常好的背钻残桩控制。

通常的高速ATE测试板一般是在多层高板厚形成的基础上，先打通孔，然后通过控深钻孔(背钻)的形式制作，将高速环回路径上多余的铜钻掉，减少损耗影响，但随着高速速率的日渐往上，对控深钻孔(背钻)的残桩控制要求也越来越严格，需要的残桩长度越来越小。

现有技术的高速ATE测试板制作流程一般为：内层图形制作→压合成多层板→钻高速过孔→孔金属化→塞孔→磨板→钻其他孔→孔金属化→正常外层图形制作→表面处理→控深钻孔(背钻)→正常剩余流程。

此种方法，针对32G以下的高速测试其是可适用的。当高速需求越来越高时，其对控深钻孔(背钻)的要求很高，残桩长度需要很小，因此，在生产过程中可能会存在以下2点隐患：(1)因为背钻深度较深，背钻孔易形成从上到下的偏位，导致底部残铜较多，增大信号传输干扰，损耗偏大(如图2左边示例)；(2)同样因为背钻深度较深，背钻孔从上到下的深度未能达到理论背钻深度，因此底部两边的残铜会严重偏多，同样损耗偏大(如图2右边示例)。

发明内容

本发明的目的是提供一种高速ATE测试板及制作方法，该方法通过避免经过“控深钻孔(背钻)”的流程，有效地改善了高速ATE测试板高速过孔背钻加工时引入的背钻残桩过长或背钻偏位问题，也消除了高速性能问题。

本发明提供的技术方案如下：

一种高速ATE测试板制作方法，包括步骤：

通过导电胶将单层板压合以及高速过孔形成第一高速子板，以及所述第一高速子板对称的第二高速子板；

将所述第一高速子板和所述第二高速子板进行压合，并对所述第二高速子板进行外层图形制作形成高速ATE测试板。

进一步优选地，所述通过导电胶将所述单层板压合以及高速过孔形成第一高速子板，包括步骤：

对通过导电胶压合后的所述单层板进行所述高速过孔、过孔金属化、过孔塞孔、磨板、底层图形制作形成第一高速子板；

其中，所述单层板为浸润板。

进一步优选地，所述通过导电胶将所述单层板压合以及高速过孔形成与所述第一高速子板对称的所述第二高速子板，具体包括步骤：

在所述第一高速子板上压合至少一个所述单层板形成预处理的所述第二高速子板；

对预处理的所述第二高速子板和所述第一高速子板进行所述高速过孔、过孔金属化、通过导电胶进行过孔塞孔、磨板形成第二高速子板。