[发明专利]半导体设备封装及其制造方法

说明书

本公开涉及一种包含衬底和插入件的半导体设备封装。所述插入件的底表面通过包含间隔件的导电粘性层附接到所述衬底的顶表面。

技术领域

本公开涉及半导体设备封装及其制造方法。

背景技术

在三维(3D)堆叠半导体结构中，插入件通常布置在两个堆叠半导体衬底之间以支持衬底并提供其间的电连接。插入件在衬底之间形成间隙以用于容纳半导体设备。插入件的构形和布置影响用于安置半导体设备的衬底的可用表面积。另外，为具有优良的均一性，应良好控制间隙以减少间距偏差(stand-off deviation)。

发明内容

根据本公开的一些实施例，一种半导体设备封装包含第一衬底和第一插入件。第一插入件的底表面通过包含间隔件的第一导电粘性层附接到第一衬底的顶表面。

根据本公开的一些实施例，一种制造半导体设备封装的方法包含提供第一衬底、提供插入件以及形成与第一衬底和插入件接触的间隔件。

附图说明

当结合附图阅读时，从以下具体实施方式容易理解本公开的各方面。应注意，各种特征可不按比例绘制。实际上，为了论述清楚起见，可以任意增大或减小各种特征的尺寸。

图1是根据本公开的一些实施例的半导体设备封装的横截面视图。

图2是根据本公开的一些实施例的另一半导体设备封装的横截面视图。

图3A是根据本公开的一些实施例的如图2中所示的区域CS的放大视图。

图3B是根据本公开的一些实施例的如图2中所示的区域CS的放大视图。

图4A是根据本公开的一些实施例的插入件的俯视图。

图4B是根据本公开的一些实施例的插入件的另一俯视图。

图4C是根据本公开的一些实施例的插入件的另一俯视图。

图4D是根据本公开的一些实施例的插入件的另一俯视图。

图5A、图5B、图5C和图5D说明根据本公开的一些实施例用于制造半导体设备封装的方法的各个阶段。

贯穿图式和详细描述使用共同参考标号来指示相同或类似元件。据以下实施方式结合随附图式，将更容易理解本公开的内容。

具体实施方式

以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例。当然，这些组件和布置只是实例且并不意欲为限制性的。在本公开中，在以下描述中，对第一特征形成于第二特征上方或第二特征上的提及可包含第一特征与第二特征直接接触形成的实施例，并且还可包含额外特征可形成于第一特征与第二特征之间从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开可在各种实例中重复参考标号和/或字母。这种重复是出于简单和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

下文详细论述本公开的实施例。然而，应了解，本公开提供可在各种各样的具体情境中实施的许多适用概念。所论述的具体实施例仅为说明性的且并不限制本公开的范围。

图1是根据本公开的一些实施例的半导体设备封装1的横截面视图。半导体设备封装1包含衬底10a和10b，多个电子组件11a、11b、11c、11d和11e以及多个插入件16a、16b、16c和16d。

电子组件11a、11b、11c、11d和11e中的每一个和在图1中展示但未指示的其它电子组件可包含一或多个无源电子组件，例如电容器、电阻器或电感器；和/或一或多个有源电子组件，例如处理器组件、开关组件或集成电路(IC)芯片。每一电子组件可电连接到一或多个另一电子组件中且电连接到衬底10a或10b，且可例如通过倒装芯片(flip-chip)或其它技术的方式实现电连接。