[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，包括：

基底；

若干沟槽，形成于所述基底中；

栅极结构，位于每个所述沟槽中，包括屏蔽栅多晶硅层、栅极多晶硅层、第一氧化层、第二氧化层及隔离侧墙，所述第一氧化层覆盖所述沟槽的内壁，所述屏蔽栅多晶硅层位于所述第一氧化层上并填充所述沟槽，所述第一氧化层的顶部低于所述沟槽的顶部，以使所述沟槽的侧壁与所述屏蔽栅多晶硅层之间形成第一开口，所述第二氧化层覆盖所述基底的表面及所述第一开口的内壁且显露出所述第一氧化层的顶部，所述栅极多晶硅层位于所述第一氧化层上并填充所述第一开口的部分深度，所述隔离侧墙位于所述栅极多晶硅层上并覆盖所述第一开口的侧壁上的第二氧化层。

2.如权利要求1所述的半导体器件，其特征在于，所述基底包括衬底及位于所述衬底上的外延层，所述沟槽位于所述外延层中，所述栅极结构两侧的外延层中形成有源区和阱区，所述源区位于所述阱区的表面上方，所述衬底的背面形成有漏区。

3.如权利要求2所述的半导体器件，其特征在于，所述第二氧化层上还形成有第三氧化层，所述第三氧化层中具有第二开口、第三开口及第四开口，所述第二开口显露出所述栅极多晶硅层的至少部分顶面，所述第三开口显露出所述屏蔽栅多晶硅层的至少部分顶面，所述第四开口延伸至所述阱区中；

以及，所述第三氧化层上形成有正面金属层，所述正面金属层覆盖所述第三氧化层并填充所述第二开口、所述第三开口及所述第四开口，以与所述栅极多晶硅层、所述屏蔽栅多晶硅层、所述源区及所述阱区电性连接；

在所述漏区的背面形成有背面金属层，所述背面金属层与所述漏区电性连接。

4.如权利要求1所述的半导体器件，其特征在于，若干所述沟槽的深度及宽度均相同且沿同一方向延伸。

5.如权利要求1所述的半导体器件，其特征在于，所述屏蔽栅多晶硅层的顶部与所述沟槽的顶部齐平。

6.如权利要求1所述的半导体器件，其特征在于，所述隔离侧墙的材质包括氮化物或氧化物。

7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件为沟槽型场效应晶体管。

8.一种半导体器件的制造方法，其特征在于，包括：

提供基底，在所述基底中形成有若干沟槽；

在所述沟槽形成栅极结构，位于每个所述沟槽中，所述栅极结构包括屏蔽栅多晶硅层、栅极多晶硅层、第一氧化层、第二氧化层及隔离侧墙，所述第一氧化层覆盖所述沟槽的内壁，所述屏蔽栅多晶硅层位于所述第一氧化层上并填充所述沟槽，所述第一氧化层的顶部低于所述沟槽的顶部，以使所述沟槽的侧壁与所述屏蔽栅多晶硅层之间形成第一开口，所述第二氧化层覆盖所述基底的表面及所述第一开口的内壁且显露出所述第一氧化层的顶部，所述栅极多晶硅层位于所述第一氧化层上并填充所述第一开口的部分深度，所述隔离侧墙位于所述栅极多晶硅层上并覆盖所述第一开口的侧壁上的第二氧化层。

9.如权利要求8所述的半导体器件的制造方法，其特征在于，形成所述栅极结构的步骤包括：

在所述沟槽的内壁上形成所述第一氧化层，所述第一氧化层覆盖所述基底的表面及所述沟槽的内壁；

在所述第一氧化层上形成所述屏蔽栅多晶硅层，所述屏蔽栅多晶硅层填充所述沟槽；

对所述屏蔽栅多晶硅层进行刻蚀以使所述屏蔽栅多晶硅层的顶部与所述沟槽的顶部齐平；

对所述第一氧化层进行刻蚀以使所述第一氧化层低于所述沟槽的顶部，并形成所述第一开口；

在所述第一开口的内壁上形成所述第二氧化层，所述第二氧化层覆盖所述基底的表面及所述第一开口的内壁且显露出所述第一氧化层的底部；

在所述第一氧化层上形成所述栅极多晶硅层，所述栅极多晶硅层覆盖所述第一氧化层及所述第二氧化层并填充所述第一开口；

对所述栅极多晶硅层进行刻蚀以使所述栅极多晶硅层低于所述第一开口的顶部。